[发明专利]变容管及其制备方法

说明书

本公开提供了一种变容管及其制备方法。本公开的一些实施例中，变容管包括：衬底、沟道层、短接的源漏电极、栅介质层和栅极，沟道层为碳纳米管薄膜，栅介质层采用铁电材料，衬底、沟道层、源漏电极、栅介质层和栅极形成金属‑铁电‑半导体MFS结构。本公开提供的变容管可以在实现双向电压工作的同时，获得大于5的变容比，并保持较高的Q值和工作频率，满足高集成度大带宽射频电路的需求。

技术领域

本公开涉及半导体技术领域，本公开尤其涉及一种变容管及其制备方法。

背景技术

采用金属-氧化物-半导体(MOS)结构实现的变容管(MOS Varactor)是模拟集成电路中常用可调无源元件。通过改变施加在其上的电压，可表现出不同的电容值，以适应电路参数调节的需要，可广泛用于压控振荡器(VCO)等调频调谐电路，是实现射频CMOS集成收发机的关键。

变容管的性能指标主要包括电容调节范围，即变容比(C-ratio)、品质因数(Q值)和电压工作范围。

变容比由栅介质电容、半导体电容和寄生电容决定，传统变容管在沟道材料积累区和强反型区具有最大电容值(近似为栅介质电容),在耗尽区具有最小电容值(近似为半导体层的耗尽层电容、量子电容和寄生电容的并联总和)，并呈现出双向电压工作特点，但存在变容比低、容值变化不对称等问题。在此基础上改进的反型变容管和积累型变容管虽然可以实现较大的变容比，但无法实现双向电压工作。因此，尽可能减小半导体电容，增大栅介质电容有利于提高变容器的变容比。

变容管的品质因数主要反映电路损耗，品质因数越大，电阻损耗越小，尽可能提高沟道迁移率、降低沟道接触电阻有利于提高变容器的品质因数。

目前，需要一种具有较高变容比、较高品质因数并且能够实现双向电压工作的变容管，以满足射频CMOS集成电路的需求。

发明内容

为了解决上述技术问题中的至少一个，本公开提供了一种变容管及其制备方法。

本公开的第一方面提供了一种变容管，所述变容管包括：衬底、沟道层、短接的源漏电极、栅介质层和栅极，所述沟道层为碳纳米管薄膜，所述栅介质层采用铁电材料，所述衬底、沟道层、源漏电极、栅介质层和栅极形成金属-铁电-半导体MFS结构。

本公开的第一方面的一些可能的实现方式中，所述碳纳米管薄膜为半导体性碳纳米管阵列薄膜，密度大于或等于第一预定密度。

本公开的第一方面的一些可能的实现方式中，第一预定密度为200根每微米。

本公开的第一方面的一些可能的实现方式中，所述碳纳米管薄膜为平行排列的碳纳米管阵列薄膜或无序排列的碳纳米管网络薄膜。

本公开的第一方面的一些可能的实现方式中，所述栅介质层采用高介电常数的铁电材料。

本公开的第一方面的一些可能的实现方式中，所述源漏电极采用功函数位于碳纳米管带隙中央附近的金属材料。

本公开的第一方面的一些可能的实现方式中，所述栅极为平面栅结构、鳍式栅结构或T型栅结构。

本公开的第一方面的一些可能的实现方式中，所述MFS结构为顶栅结构或底栅结构。

本公开的第二方面提供了一种变容管的制备方法，包括：

提供衬底；

在所述衬底上制备碳纳米管阵列薄膜并图形化，以形成沟道层；

在所述沟道层上形成短接的源漏电极；

采用铁电材料在所述沟道层上形成栅介质层；

在所述栅介质层上形成栅电极。

本公开的第三方面提供了一种变容管的制备方法，包括：