[发明专利]一种反时限延时控制电路

权利要求书

1.一种反时限延时控制电路，其特征在于：包括信号采样检测电路、运算放大器A1、第一比较器CMP1、PMOS管P1、NMOS管N1、NMOS管N2以及n条镜像电流支路，其中n≥2；

所述信号采样检测电路的输入端与被检测设备的供电端连接，且用于将采集的电压信号V_S经分压后与不同参考电压比较以产生n路控制信号EN_i，再由n路控制信号EN_i产生一路控制信号EN_b，其中i＝1,2,…,n；

所述运算放大器A1的正输入端与参考电压V_REF1连接，其负输入端分别与NMOS管N1的源极、电阻R3的第一端连接，电阻R3的第二端接地，所述运算放大器A1的输出端与NMOS管N1的栅极连接；所述NMOS管N1的漏极分别与所述PMOS管P1的漏极和栅极、以及每条所述镜像电流支路中PMOS管的栅极连接；所述PMOS管P1的源极、每条所述镜像电流支路中PMOS管的源极均接电源VDD；每条所述镜像电流支路中NMOS管的源极均与所述NMOS管N2的漏极、电容C1的正极、所述第一比较器CMP1的正输入端连接，所述NMOS管N2的源极和电容C1的负极接地，所述第一比较器CMP1的负输入端接参考电压V_REF2；每条所述镜像电流支路中NMOS管的栅极分别接n路控制信号EN_i，所述NMOS管N2的栅极接控制信号EN_b；所述PMOS管P1分别与每条所述镜像电流支路中PMOS管镜像对称。

2.根据权利要求1所述的反时限延时控制电路，其特征在于：第i条所述镜像电流支路包括PMOS管P_i+1和NMOS管N_i+2，所述PMOS管P_i+1的漏极与NMOS管N_i+2的漏极连接，i＝1,2,…,n。

3.根据权利要求1所述的反时限延时控制电路，其特征在于：所述信号采样检测电路包括分压电阻R1、滤波电路、n个第二比较器以及或非门；所述分压电阻R1的第一端与被检测设备的供电端连接，其第二端分别与所述滤波电路、每个所述第二比较器的正输入端连接；每个所述第二比较器的负输入端接不同参考电压V_REF3～V_REF(2+n)，每个所述第二比较器的输出端输出控制信号EN_i；每个所述第二比较器的输出端分别与所述或非门的输入端连接，所述或非门的输出端输出控制信号EN_b。

4.根据权利要求3所述的反时限延时控制电路，其特征在于：所述滤波电路为RC滤波电路。

5.根据权利要求3所述的反时限延时控制电路，其特征在于：1.24V＝V_REF1＝V_REF2＝V_REF3＜V_REF4＜…＜V_REF(2+n)。

6.根据权利要求3所述的反时限延时控制电路，其特征在于：所述第一比较器CMP1和所述第二比较器均包括PMOS管P5～P10、NMOS管N6～N10；所述PMOS管P5～P10的源极均接电源VDD；所述PMOS管P5的漏极分别与所述PMOS管P6的栅极、所述PMOS管P8的栅极和漏极、所述PMOS管P10的栅极和所述NMOS管N7的漏极连接；所述PMOS管P6的漏极分别与所述PMOS管P5的栅极、所述PMOS管P7的栅极和漏极、所述PMOS管P9的栅极和所述NMOS管N6的漏极连接；所述PMOS管P9的漏极分别与所述NMOS管N8的栅极和漏极连接；所述PMOS管P10的漏极与所述NMOS管N9的漏极连接；所述NMOS管N8的栅极与所述NMOS管N9的栅极连接；所述NMOS管N6和所述NMOS管N7的源极均与所述NMOS管N10的漏极连接，所述NMOS管N10的栅极接偏置电压VBIAS，所述NMOS管N8～N10的源极接地；所述NMOS管N6的栅极作为比较器的正输入端，所述NMOS管N7的栅极作为比较器的负输入端，所述PMOS管P10的漏极作为比较器的输出端。