[发明专利]一种差分输入电压电荷比例缩放SAR_ADC

说明书

一种差分输入电压电荷比例缩放SAR_ADC，属于集成电路领域，本发明为解决常用的多位SAR_ADC电路需要大量的电容占用芯片面积的问题。本发明包括VREF分压器、电容阵列DAC1、电容阵列DAC2、比较器、SAR逻辑电路和N位寄存器；电容阵列DAC1和电容阵列DAC2均采用A+B位组合式DAC，高位A部分为电容式缩放，低位B部分为参考电压式缩放，N＝A+B；VREF分压器为电容阵列DAC1和电容阵列DAC2提供电压；电容阵列DAC1和电容阵列DAC2接入差分输入信号VREF‑AD和AD，其中VREF为系统参考电压，AD为模拟输入信号；电容阵列DAC1和电容阵列DAC2在SAR逻辑电路控制下各输出N次电压值，每次输出电压VO1和VO2经由比较器作差比较，每次比较结果作为一个有效位存储在N位寄存器中，经过N次比较形成的转换结果输出。

技术领域

本发明涉及逐次逼近寄存器型(SAR)模数转换器(ADC)中的DAC电路结构，属于集成电路领域。

背景技术

信号处理最重要的功能之一就是在模拟和数字信号之间进行转换。模数转换器(ADC)的功能是将输入的模拟信号转换为对应的二进制数字字符码。由于模拟信号在时间和幅值上都是连续的，而数字码则是离散，因此ADC系统中包含信号采样和保持过程。ADC类型中的逐次逼近型本质是二分查找法，以查找在1-16中的随机数为例，首先确定该数是否比8大还是比8小，如果该数比8大，那么是否比12大或者比12小。第三次查找在第二次查找的区间进一步缩小范围，如此继续下去直到找到相应的数。

图1给出了模数转换器(ADC)的原理框图，模拟输入电压Vin、DAC输出电压Vo在比较器中进行比较，V_REF是提供给ADC的基准电压，为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100…00，MSB设置为1)。这样，DAC输出电压Vo被设为V_REF/2。然后，比较判断Vin和Vo的大小关系，如果Vin小于Vo，则比较器输出逻辑高电平或1，N位寄存器的MSB清0。相反，如果Vin大于或等于Vo，则比较器输出逻辑低电平，N位寄存器的MSB保持1。随后，控制逻辑电路移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。

下面以图2给出的常用三位SAR_ADC的电路的结构为例进行具体分析。图2中，DAC常见结构为图3所示电容网络，图2中，COMP是电压比较器，当Vin≥Vo时比较器的输出Vout＝0；当Vin＜Vo时比较器的输出Vout＝1。FFA、FFB、FFC三个触发器组成3位寄存器，触发器FF1-FF5和门电路G1-G9组成控制逻辑电路。

转换前先将FFA、FFB、FFC置零，同时将FF1-FF5组成的环形移位寄存器置成Q₁Q₂Q₃Q₄Q₅＝10000状态。

转换控制信号VL变成高电平后，转换开始。第一个CLK脉冲到达后，FFA被置1而FFB、FFC被置0。这时寄存器的状态Q_AQ_BQ_C＝100加到DAC的输入端，并在DAC转换器的输出端得到相应的模拟电压V_O。比较器C比较V_O和Vin的电压值：当Vin≥V_O，则Vout＝0；当Vin＜V_O，则Vout＝1。同时，移位寄存器右移一位，使得Q₁Q₂Q₃Q₄Q₅＝01000。

第二个CLK脉冲到达时FFB被置成1。如果原来的Vout＝1，则FFA被置0；如果原来的Vout＝0，则FFA保持为1。同时移位寄存器右移一位，变为00100状态。

第三个CLK脉冲到达时FFC被置成1。如果原来的Vout＝1，则FFB被置0；如果原来的Vout＝0，则FFB保持为1。同时移位寄存器右移一位，变为00010状态。