[发明专利]一种差分输入电压电荷比例缩放SAR_ADC有效
| 申请号： | 202210270893.6 | 申请日： | 2022-03-18 |
| 公开（公告）号： | CN114567323B | 公开（公告）日： | 2022-12-06 |
| 发明（设计）人： | 熊守芬;李景虎;赖杨林;黄辉;罗文宇;郭赢寰;涂航辉 | 申请（专利权）人： | 厦门亿芯源半导体科技有限公司 |
| 主分类号： | H03M1/08 | 分类号： | H03M1/08;H03M1/46 |
| 代理公司： | 哈尔滨市松花江专利商标事务所 23109 | 代理人： | 张月航 |
| 地址： | 361000 福建省厦门市自由*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 种差 输入 电压 电荷 比例 缩放 sar_adc | ||
1.一种差分输入电压电荷比例缩放SAR_ADC，其特征在于，包括VREF分压器、电容阵列DAC1、电容阵列DAC2、比较器、SAR逻辑电路和N位寄存器；电容阵列DAC1和电容阵列DAC2均采用A+B位组合式DAC，高位A部分为电容式缩放，低位B部分为参考电压式缩放，N＝A+B；
VREF分压器为电容阵列DAC1和电容阵列DAC2提供电压；
电容阵列DAC1和电容阵列DAC2接入差分输入信号VREF-AD和AD，其中VREF为系统参考电压，AD为模拟输入信号；
电容阵列DAC1和电容阵列DAC2在SAR逻辑电路控制下各输出N次电压值，每次输出电压VO1和VO2经由比较器作差比较，每次比较结果作为一个有效位存储在N位寄存器中，经过N次比较形成的转换结果输出；
电容阵列DAC1和电容阵列DAC2的结构相同，控制端A、C接线相反；
电容阵列DAC1包括采样开关SX、电容C0-C(A+B-1)和三端子开关S0-S(A+B-1)；
电容C0-C(A+B-1)的一端同时连接输出端口VO1和开关SX的一端；
开关SX的另一端连接基准电压VREF分压器输出的电压VREF/2；
电容C0-C(A+B-1)的另一端分别依次对应连接三端子开关S0-S(A+B-1)的确定端头；
GND同时连接三端子开关S(A+B-1)-S(B-1)的A端、三端子开关S0-S(B-2)的A和B端；
VREF-AD同时连接三端子开关S(A+B-1)-S(B-1)的B端子；
VREF同时连接三端子开关S(A+B-1)-S(B)的C端子；
三端子开关S0-S(B-1)的C端分别依次连接基准电压VREF分压器输出的VREF/2B、VREF/2B-1、……VREF/2；
电容阵列DAC2包括采样开关SX、电容C0-C(A+B-1)和三端子开关S0-S(A+B-1)；
电容C0-C(A+B-1)的一端同时连接输出端口VO2和开关SX的一端；
开关SX的另一端连接基准电压VREF分压器输出的电压VREF/2；
电容C0-C(A+B-1)的另一端分别依次对应连接三端子开关S0-S(A+B-1)的确定端头；
GND同时连接三端子开关S(A+B-1)-S(B-1)的C端、三端子开关S0-S(B-2)的C和B端；
VREF-AD同时连接三端子开关S(A+B-1)-S(B-1)的B端子；
VREF同时连接三端子开关S(A+B-1)-S(B)的A端子；
三端子开关S0-S(B-1)的A端分别依次连接基准电压VREF分压器输出的VREF/2B、VREF/2B-1、……VREF/2。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门亿芯源半导体科技有限公司，未经厦门亿芯源半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210270893.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种智能毛巾柜的工作方法
- 下一篇：一种破碎岩体渗流特性模拟装置、系统及方法
