[发明专利]半导体器件的终端结构版图

说明书

本发明提供了一种半导体器件的终端结构版图，包括：并排设置的有源区及浅沟槽隔离区；栅极结构区，横跨所述有源区和所述浅沟槽隔离区；场板区，横跨所述有源区和所述浅沟槽隔离区，包括第一部分和第二部分，所述第一部分位于所述有源区内，所述第二部分从所述第一部分的端部延伸至所述浅沟槽隔离区内，所述第二部分的宽度小于所述第一部分的宽度，以使所述栅极结构区仅覆盖所述第一部分的部分宽度；第一电连接区，位于所述浅沟槽隔离区内的所述栅极结构区内；本发明提高了半导体器件的击穿电压。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的终端结构版图。

背景技术

BCD工艺是一种集合Bipolar器件、CMOS器件和DMOS器件的芯片制造工艺，BCD工艺具有高跨导、强负载驱动能力、集成度高和低功耗的优点。

图1为现有的BCD芯片的组成示意图。请参考图1，在BCD芯片中，DMOS阵列是BCD芯片中的核心部分，一般DMOS阵列所占的BCD芯片面积为总面积的60%以上，目前为了工艺集成所使用的是LDMOS器件，DMOS阵列的终端结构同样尤为重要。

目前，由于芯片设计人员对工艺特性的了解程度不够，所以并没有对DMOS阵列的终端结构进行特别设计，导致制备工艺中的固有问题会影响终端结构的性能，尤其是影响半导体器件的击穿电压。

发明内容

本发明的目的在于提供一种半导体器件的终端结构版图，以提高半导体器件的击穿电压。

为了达到上述目的，本发明提供了一种半导体器件的终端结构版图，包括：

并排设置的有源区及浅沟槽隔离区；

栅极结构区，横跨所述有源区和所述浅沟槽隔离区；

场板区，横跨所述有源区和所述浅沟槽隔离区，包括第一部分和第二部分，所述第一部分位于所述有源区内，所述第二部分从所述第一部分的端部延伸至所述浅沟槽隔离区内，所述第二部分的宽度小于所述第一部分的宽度，以使所述栅极结构区仅覆盖所述第一部分的部分宽度；

第一电连接区，位于所述浅沟槽隔离区内的所述栅极结构区内。

可选的，所述有源区和所述浅沟槽隔离区的交界处与所述第一部分的边缘具有第一间隙。

可选的，所述第一间隙的宽度为0.5µm~1.5µm，所述第二部分的宽度为0.5µm~1.0µm。

可选的，还包括位于所述有源区内的第二电连接区及第三电连接区，所述第二电连接区位于所述栅极结构区的外侧，且与所述场板区之间具有第二间隙，所述第三电连接区位于相邻的所述栅极结构区之间。

可选的，还包括位于所述有源区内的源区和漏区，所述源区和所述漏区分别位于所述栅极结构区的两侧，且所述第二电连接区位于所述漏区内，所述第三电连接区位于所述源区内。

可选的，所述第一电连接区、所述第二电连接区及所述第三电连接区中均包括多个并列设置的接触孔区。

可选的，还包括：

隔离区，横跨所述有源区和所述浅沟槽隔离区，所述隔离区位于所述栅极结构区和所述第二电连接区之间，且还覆盖所述场板区的部分宽度。

可选的，所述隔离区的形状为矩形。

可选的，所述隔离区的长度为0.5µm~2.5µm，所述隔离区的宽度为0.25µm~0.6µm，所述隔离区和所述栅极结构区之间的间距为0.1µm~0.3µm。

可选的，还包括硅化物阻挡区，位于所述隔离区和所述场板区之外的区域。