[发明专利]缺陷检测方法、存储器及其制作方法

说明书

本发明提供了一种缺陷检测方法、存储器及其制作方法。该缺陷检测方法包括以下步骤：提供表面具有堆叠结构的半导体衬底，半导体衬底具有第一掺杂类型，堆叠结构中形成有贯穿至半导体衬底的沟道通孔，沟道通孔的底部形成有半导体层；将半导体层掺杂，以使半导体层具有第二掺杂类型，半导体层与半导体衬底接触，以形成PN结；测试PN结的电性，以表征半导体层中的缺陷。上述方法可以在存储器的工艺制程中检测选择性外延生长的半导体层的质量，进而提高了器件性能以及产品良率。

技术领域

本发明涉及存储器技术领域，具体而言，涉及一种缺陷检测方法、存储器及其制作方法。

背景技术

在现有技术中制作NAND存储器的工艺中，通常先在沟道通孔底部选择性外延生长(SEG)半导体层，然后在沟道通孔中的半导体层上形成存储结构，上述半导体层的是否存在缺陷对存储单元起着至关重要的作用。半导体层中缺陷越少，抑制漏电流的效果越好；其载流子迁移速率决定了底部选择管(Bottom Select Gate，BSG)的关断速度；此外，缺陷较少的半导体层还能够有效支撑上层的存储结构。

但是，目前仅仅只能通过半导体层的结构本身，来表征其是否符合质量要求，如半导体层的高度要在127nm左右，空洞(void)直径30nm，结构中没有明显缺失等等。最重要的电性测试要在最后的晶圆允收测试(WAT)环节才能得到反馈，虽然上述要求能够在一定程度上保证半导体层的质量，但是如果半导体层中存在缺陷，如细小空隙等情况往往要到最后的WAT的测试中才能发现，这会极大的影响器件性能以及产品良率。

因此，目前急需一种能够实时检测存储器中位于沟道通孔底部的半导体层电性的方法，来表征半导体层的质量，同时还可以用来比较半导体层的制备工艺中不同前处理方法的有效性。

发明内容

本发明的主要目的在于提供一种缺陷检测方法、存储器及其制作方法，以解决现有技术中无法在存储器的工艺制程中检测通过选择性外延生长的半导体层的质量从而影响器件性能以及产品良率的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种缺陷检测方法，包括以下步骤：提供表面具有堆叠结构的半导体衬底，半导体衬底具有第一掺杂类型，堆叠结构中形成有贯穿至半导体衬底的沟道通孔，沟道通孔的底部形成有半导体层；将半导体层掺杂，以使半导体层具有第二掺杂类型，半导体层与半导体衬底接触，以形成PN结；测试PN结的电性，以表征半导体层中的缺陷。

进一步地，半导体层为选择性外延生长硅层。

进一步地，测试PN结的电性，以表征半导体层中的缺陷，包括：在沟道通孔中的半导体层上形成导体层；将PN结导通；通过测量导体层的电流值，得到PN结的理想因子；根据理想因子，表征半导体层中是否存在缺陷。

进一步地，根据理想因子，表征半导体层中是否存在缺陷，包括：在理想因子大于1的情况下，表征半导体层中存在缺陷；在理想因子等于1的情况下，表征半导体层中不存在缺陷。

进一步地，缺陷检测方法还包括表征位于不同沟道通孔底部的半导体层中缺陷数量的步骤：获取不同半导体层对应的PN结的理想因子；将理想因子由大到小排序，与各理想因子对应的半导体层中缺陷的数量按照顺序递减。

进一步地，形成导体层的材料包括金属W、Al、Cu、Ti、Ag、Au、Pt和Ni中的任一种或多种。

进一步地，第一掺杂类型为N型，采用P型掺杂剂离子将半导体层掺杂，以使半导体层具有第二掺杂类型，P型掺杂剂离子包括B、Al、Ga和In中的任一种或多种；或第一掺杂类型为P型，采用N型掺杂剂离子将半导体层掺杂，以使半导体层具有第二掺杂类型，N型掺杂剂离子包括P、As、N和Sb中的任一种或多种。