[发明专利]驱动电路及其驱动方法

权利要求书

1.一种驱动电路，包含：

发光元件；

第一P型晶体管，该第一P型晶体管用以提供驱动电流给该发光元件以驱动该发光元件发光；

第二P型晶体管，其第一端电性耦接系统高电压端，其第二端电性耦接该第一P型晶体管的第一端；

第三P型晶体管，其第一端电性耦接该第一P型晶体管的第二端，其第二端电性耦接该发光元件的第一端，其中该发光元件的第二端电性耦接系统低电压端；

第一N型晶体管，其第一端电性耦接该第三P型晶体管的第一端，其第二端电性耦接该系统低电压端；

第二N型晶体管，其第一端电性耦接该第一P型晶体管的第一端，其第二端电性耦接该第一P型晶体管的栅极端；

第三N型晶体管，其第一端用以接收数据信号，其第二端电性耦接该第一P型晶体管的第一端；以及

第四N型晶体管，其第一端电性耦接该第一P型晶体管的第二端，其第二端电性耦接该第一P型晶体管的栅极端。

2.如权利要求1所述的驱动电路，还包含：

电容，其第一端电性耦接该系统高电压端，其第二端电性耦接该第一P型晶体管的栅极端。

3.如权利要求1所述的驱动电路，其中：

该第一N型晶体管的栅极端用以接收第一控制信号；

该第二N型晶体管的栅极端用以接收该第一控制信号；以及

该第三N型晶体管的栅极端用以接收第二控制信号；

该第四N型晶体管的栅极端用以接收第三控制信号；

该第二P型晶体管的栅极端用以接收该第三控制信号；以及

该第三P型晶体管的栅极端用以接收该第三控制信号。

4.如权利要求3所述的驱动电路，其中在预充电期间，该第一控制信号在第一逻辑电平以导通该第一N型晶体管以及该第二N型晶体管，该第三控制信号在第二逻辑电平以导通该第二P型晶体管以及该第三P型晶体管且关断该第四N型晶体管，使该系统高电压端的电位由该第二P型晶体管以及该第二N型晶体管传送至该第一P型晶体管的栅极端，并且该系统低电压端的电位由该第一N型晶体管以及该第三P型晶体管传送至该发光元件的第一端。

5.如权利要求3所述的驱动电路，其中在重置期间，该第一控制信号在第一逻辑电平以导通该第一N型晶体管以及该第二N型晶体管，该第三控制信号在该第一逻辑电平以导通该第四N型晶体管并关断该第二N型晶体管以及该第三N型晶体管，使该系统低电压端的电位由该第一N型晶体管、该第四N型晶体管以及该第二N型晶体管传送至该第一P型晶体管的第一端，以导通该第一P型晶体管。

6.如权利要求5所述的驱动电路，其中在补偿及写入期间，该第二控制信号在该第一逻辑电平以导通该第三N型晶体管，该第三控制信号在该第一逻辑电平以关断该第二P型晶体管以及该第三P型晶体管并导通该第四N型晶体管，使该数据信号经由该第三N型晶体管、该第一P型晶体管以及该第四N型晶体管传送至该第一P型晶体管的栅极端，直到该第一P型晶体管截止。

7.如权利要求6所述的驱动电路，其中在发光期间，该第三控制信号在第二逻辑电平以关断该第四N型晶体管并导通该第二P型晶体管以及该第三P型晶体管，使该第一P型晶体管提供该驱动电路给该发光二极管以驱动该发光二极管发光。

8.如权利要求1所述的驱动电路，其中该第一P型晶体管、该第二P型晶体管以及该第三P型晶体管是低温多晶硅薄膜晶体管。

9.如权利要求1所述的驱动电路，其中该第一N型晶体管、该第二N型晶体管、该第三N型晶体管以及该第四N型晶体管是铟镓锌氧化物薄膜晶体管。

10.一种驱动方法，用以驱动如权利要求1所述的驱动电路，其中该驱动方法依序操作在预充电期间、重置期间、补偿及写入期间以及发光期间，该驱动方法包含：

在该预充电期间，藉由导通该第二P型晶体管以及该第二N型晶体管，使该系统高电压端的电位经由该第二P型晶体管以及该第二N型晶体管传送至该第一P型晶体管的栅极端；

在该重置期间，藉由导通该第一N型晶体管、该第二N型晶体管以及该第四N型晶体管，使该系统低电压端的电位经由该第一N型晶体管、该第四N型晶体管以及该第二N型晶体管传送至该第一P型晶体管的第一端以导通该第一P型晶体管；

在该补偿及写入期间，导通该第三N型晶体管以及该第四N型晶体管，使该数据信号经由该第三N型晶体管、该第一P型晶体管以及该第四N型晶体管传送至该第一P型晶体管的栅极端；以及

在该发光期间，导通该第二P型晶体管以及该第三P型晶体管，使该第一P型电体提供该驱动电流给该发光二极管以驱动该发光二极管发光。