[发明专利]测试系统以及测试方法

说明书

一种测试系统包含：多个第一锁存器；X转Y压缩器，耦接该多个第一锁存器，用于将该多个第一锁存器所输出的X位信号压缩为Y位信号，X和Y为正整数且X大于Y；至少一个第二锁存器，耦接该X转Y压缩器，用于接收该Y位信号以产生扫描输出，其中，每一个该第一锁存器以及该第二锁存器形成D型触发器；其中，该测试系统于普通模式下输出该X位信号且于测试模式下输出该扫描输出。

技术领域

本发明涉及测试系统以及测试方法，特别地，涉及可减少电路面积以及信号延迟的测试系统以及测试方法。

背景技术

在现有技术中，用于测试SRAM(Static Random Access Memory，静态随机存取存储器)的测试系统中包含了扫描链(scan chain)，来对输入到SRAM的信号进行测试。然而，此扫描链包含了大量的锁存器以及多工器，不仅增加了电路面积，也增加了进行扫描时的信号延迟。

因此，需要一种新的测试系统来解决上述问题。

发明内容

因此，本发明一目的为提供一种可减少电路面积以及信号延迟时间的测试系统。

本发明另一目的为提供一种可减少电路面积以及信号延迟时间的测试方法。

本发明一实施例公开了一种测试系统，包含：多个第一锁存器；X转Y压缩器，耦接该多个第一锁存器，用于将该多个第一锁存器所输出的X位信号压缩为Y位信号，X和Y为正整数且X大于Y；至少一个第二锁存器，耦接该X转Y压缩器，用于接收该Y位信号以产生扫描输出，其中，每一个该第一锁存器以及该第二锁存器形成D型触发器；其中，该测试系统于普通模式下输出该X位信号且于测试模式下输出该扫描输出。

本发明又一实施例公开了一种测试方法，包含：将多个第一锁存器所输出的X位信号压缩为Y位信号，X和Y为正整数且X大于Y；以至少一个第二锁存器接收该Y位信号以产生扫描输出，其中，每一个该第一锁存器以及该第二锁存器形成D型触发器；于普通模式下输出该X位信号到目标电子装置且于测试模式下输出该扫描输出到该目标电子装置。

相较于现有技术，前述实施例可节省相当多的组件。举例来说，若测试系统使用内建扫描链(built-in scan chain)。则每一个第一锁存器须搭配一个第二锁存器，且每一个第一锁存器皆须搭配一个多工器以做为模式切换之用。而前述架构可大量减少锁存器以及多工器的数量，不仅可大量减少电路面积，也可减少这些组件所造成的信号延迟。

附图说明

图1至图3分别绘示了根据本发明不同实施例的测试系统的电路图。

图4和图5分别绘示了根据本发明不同实施例的测试系统的电路图，其具有多组第一锁存器。

图6绘示了根据本发明实施例的测试方法的流程图。

具体实施方式

以下将以多个实施例来描述本发明的内容，还请留意，各实施例中的组件可通过硬件(例如装置或电路)或是固件(例如微处理器中写入至少一些程序)来实施。此外，以下描述中的“第一”、“第二”以及类似描述仅用来定义不同的组件、参数、数据、信号或步骤。并非用于限定其次序。而且，以下实施例是以SRAM为例来说明。然而，本发明所提供的测试系统不限于用于SRAM，其可用于其他存储器或是其他电子装置。