[发明专利]测试系统以及测试方法在审
| 申请号： | 202111154673.9 | 申请日： | 2021-09-29 |
| 公开（公告）号： | CN115881203A | 公开（公告）日： | 2023-03-31 |
| 发明（设计）人： | 罗宇诚 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12;G11C29/10 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 李娜;王凯霞 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 测试 系统 以及 方法 | ||
1.一种测试系统，包含：
多个第一锁存器；
X转Y压缩器，耦接该多个第一锁存器，用于将该多个第一锁存器所输出的X位信号压缩为Y位信号，X和Y为正整数且X大于Y；以及
至少一个第二锁存器，耦接该X转Y压缩器，用于接收该Y位信号以产生扫描输出，其中，每一个该第一锁存器以及该第二锁存器形成D型触发器；
其中，该测试系统于普通模式下输出该X位信号且于测试模式下输出该扫描输出。
2.如权利要求1所述的测试系统，其中，Y为1且该第二锁存器的数量为1。
3.如权利要求1所述的测试系统，其中，该测试系统用于存储器，且该X位信号包含该存储器的数据信号、地址信号、写入使能信号或存储器使能信号。
4.如权利要求1所述的测试系统，其中，该测试系统用于存储器，其中，该X位信号包含M位信号以及N位信号，该M位信号包含地址信号、写入使能信号以及存储器使能信号，且该N位信号为数据信号，M+N大于Y。
5.如权利要求1所述的测试系统，其中，该存储器为SRAM。
6.如权利要求5所述的测试系统，还包含：
第三锁存器，耦接该SRAM的数据输出端。
7.如权利要求1所述的测试系统，还包含：
第四锁存器；以及
第一多工器，包含耦接到该第二锁存器的输出端，以及接收该Y位信号的第一输入端和接收该第四锁存器的输出的第二输入端。
8.如权利要求1所述的测试系统，其中，该测试系统用于存储器，且还包含：
第二多工器，包含接收该X位信号的第一输入端和接收该存储器的输出的第二输入端。
9.一种测试方法，包含：
将多个第一锁存器所输出的X位信号压缩为Y位信号，X和Y为正整数且X大于Y；
以至少一个第二锁存器接收该Y位信号以产生扫描输出，其中，每一个该第一锁存器以及该第二锁存器形成D型触发器；以及
于普通模式下输出该X位信号到目标电子装置且于测试模式下输出该扫描输出到该目标电子装置。
10.如权利要求9所述的测试方法，其中，该目标电子装置为存储器，其中，该X位信号包含M位信号以及N位信号，该M位信号包含地址信号、写入使能信号以及存储器使能信号，且该N位信号为数据信号，M+N大于Y。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111154673.9/1.html，转载请声明来源钻瓜专利网。
