[发明专利]一种完全自主可控快速时间频率同步装置和方法

权利要求书

1.一种时间频率同步方法，使用一种完全自主可控快速时间频率同步装置，包括时统模块、主控模块、分配模块、显示模块和电源模块；时统模块包括授时电路单元、控制电路单元、时钟电路单元和电源电路单元，授时电路单元包括GPS和北斗双模接收模块，时钟电路单元包括恒温晶振和与恒温晶振电连接的数模转换器，控制电路单元为FPGA，GPS和北斗双模接收模块输出的外参考1PPS信号和恒温晶振输出的1PPS信号均输入FPGA，由FPGA对上述两个1PPS信号进行TDC时差测量得到时差数据，再将测量的时差数据进行滤波，最终得到调整电压并提供给数模转换器，此外FPGA还输出5路秒脉冲信号，电源电路单元为时统模块内的各电路单元供电；主控模块与上述GPS和北斗双模接收模块、恒温晶振、FPGA和显示模块电连接，输出NTP授时和串口授时，分配模块与恒温晶振电连接并输出5路标频，电源模块为同步装置内的各模块供电；授时电路单元还包括与GPS和北斗双模接收模块电连接的时统天线；时钟电路单元还包括晶振校准电路；恒温晶振通过10MHz频率信号分频出1PPS信号；在没有外参考1PPS信号时，FPGA根据恒温晶振老化曲线和振荡器频偏自动调整控制恒温晶振；FPGA利用快速进位链构建TDC，时差测量分辨率为250ps，由FPGA的数字环路Kalman滤波器进行滤波；主控模块为基于ARM的嵌入式控制模块；在分配模块的时钟输入端增加10MHz晶体滤波器；电源模块输入220V交流电源，输出5V和12V直流电压，分别输出4A和2A电流，其特征在于，包括如下步骤：

步骤1，设备自检初始化：

同步装置开机启动后首先进行设备自检，待上电1min后开始对恒温晶振的压控值以及各个参数变量进行初始赋值，使得恒温晶振频率调整至中心频率；

步骤2，粗调：

读取秒脉冲时间关系和状态，然后在一定测试时间之后再次读取秒脉冲时间关系和状态，根据两次读取的时差和状态，依据频率驯服算法计算出需要调整DAC的数值，写入DAC数据寄存器中，然后在恒温晶振频率调整稳定时间之后，再次进行粗调操作，直到达到锁定门限，进入锁定状态；

步骤3，锁定：

锁定状态的门限设计为频率准确度1.0×10^-11，当两个秒脉冲时间变化量在一个鉴相分辨率之内，即250ps时进入锁定状态，在进入锁定状态后，使用时统秒脉冲重新触发产生恒温晶振秒脉冲，使两个秒脉冲上升沿同步；

步骤4，细调：

进入锁定状态后，停止对恒温晶振频率粗调，开始对时差数值进行大周期的监测和调整；

预先按照时间比例建立恒温晶振的老化率特性表，以天为周期进行DAC转换器控制数据和时间分析，得出恒温晶振压控电压的变化趋势和变化量，在无法跟踪北斗或GPS时，据以逐步修正DAC转换器输出的压控电压数据。