[发明专利]一种雷达时序逻辑控制系统及方法

说明书

本发明提供了一种雷达时序逻辑控制系统，包括处理单元和可编程逻辑单元，所述处理单元包括通信模块、第一数据交互模块、逻辑控制模块、参数计算模块；所述可编程逻辑单元包括第二数据交互模块、参数产生模块、时序生成模块；通信模块与分别与逻辑控制模块和参数计算模块电连接，逻辑控制模块和参数计算模块分别与第一数据交互模块电连接，第一数据交互模块和第二数据交互模块电连接，第二数据交互模块分别和参数产生模块电连接，参数产生模块与时序生成模块电连接，时序生成模块与雷达各部件通过串口电连接，雷达各部件与第二数据交互模块通过串口电连接。

技术领域

本发明涉及信号处理技术，特别是一种雷达时序逻辑控制系统及方法。

背景技术

随着雷达应用技术的发展，对于雷达系统实时性的要求在不断提高。传统的 ARM处理平台存在计算能力有限、响应速度慢等问题；传统的FPGA开发虽然凭借并行结构获得速度上的优势且功耗较低，但其使用硬件描述语言开发，处理算法难度较大。市面上更多采用FPGA+ARM/DSP处理器架构，但其在成本、通信设计和扩展性都不尽如人意。

发明内容

为了解决雷达处理器架构所存在的设计问题，本发明的目的在于提供一种雷达时序逻辑控制系统及方法。

本发明与现有技术相比，具有以下优点：本发明在处理单元中实现逻辑控制及参数解析计算，在可编程逻辑单元生成时序脉冲实现时序同步控制，以此来有效改善雷达的时序逻辑控制，提高实时性。

下面接和说明书附图对本发明作进一步描述。

附图说明

图1为本发明实施例一提供的一种基于ZYNQ的雷达时序逻辑控制系统的设计框图。

图2为本发明实施例一所述PS端和PL端BRAM数据交互模块系统搭建框图。

图3为本发明实施例一所述PS端逻辑控制模块的实现流程图。

图4为本发明实施例二中所述的基于ZYNQ的雷达时序逻辑控制方法的实现流程图。

具体实施方式

一种雷达时序逻辑控制系统，该系统包括处理单元和可编程逻辑单元。所述处理单元包括通信模块、第一数据交互模块、逻辑控制模块、参数计算模块；所述可编程逻辑单元包括第二数据交互模块、参数产生模块、时序生成模块。通信模块与分别与逻辑控制模块和参数计算模块电连接，逻辑控制模块和参数计算模块分别与第一数据交互模块电连接，第一数据交互模块和第二数据交互模块电连接，第二数据交互模块分别和参数产生模块电连接，参数产生模块与时序生成模块电连接，时序生成模块与雷达各部件通过串口电连接，雷达各部件与第二数据交互模块通过串口电连接。

各部件之间的信号流通方向如图1所示，其中通信模块分别与逻辑控制模块和参数计算模块进行双向信号传输，第一数据交互模块分别与逻辑控制模块和参数计算模块进行双向信号传输，第一数据交互模块和第二数据交互模块进行双向信号传输，第二数据交互模块向参数产生模块传输信号，参数产生模块向时序生成模块传输信号，时序生成模块向雷达各部件传输信号，雷达各部件将状态参数回传给第二数据交互模块。

进一步地，处理单元中：通信模块一方面用于接收上位机下发数据并根据协议解析出各类工作参数信息，另一方面用于将第一数据交互模块获取到的可编程逻辑单元上报工作状态信息参数发送至上位机；第一数据交互模块，一方面用于将通信模块解析出的工作参数传输到可编程逻辑单元，另一方面用于获取可编程逻辑单元上报的工作状态信息参数数据并解析；逻辑控制模块，用于根据当前通过通信模块获取到的工作参数及指令做出相应的执行操作判断，并对可编程逻辑单元作出相应控制和工作参数切换；参数计算模块，用于根据上位机更改的频点和接收的波束指向角实时对参数进行计算，将计算结果送至第一数据交互模块传给可编程逻辑单元。