[发明专利]半导体结构及其制造方法

说明书

本申请实施例公开了一种半导体结构及其制造方法。其中，所述半导体结构包括：衬底；所述衬底中形成有隔离沟槽，所述隔离沟槽将部分所述衬底分割为多个沿第一方向延伸的有源区；位于沿所述第一方向的两个所述有源区之间的隔离沟槽中的第一字线结构；所述第一字线结构的底部位于所述衬底的第一设定深度位置；位于所述有源区内的第二字线结构；所述第二字线结构的底部位于所述衬底的第二设定深度位置；其中，所述第一设定深度位置对应的第一深度大于或等于所述第二设定深度位置对应的第二深度，且所述第一深度与所述第二深度的差值小于预设值。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法。

背景技术

存储器，如动态随机存取存储器(DRAM，Dynamic Random Access Memory)中包括有源区(英文表达为Active Area)和浅槽隔离(英文表达为Shallow Trench Isolation)区域。其中，源通栅极(APG，Active Passing Gate)设于有源区，用于控制有源区域中的凹槽通道晶体管的导通或者截止；场通栅极(FPG，Field Pass Gate)设于浅槽隔离区域且与有源区相邻，用于连通不同有源区域中的源通栅极。

随着存储器的尺寸减小，场通栅极与有源区域之间的耦合作用更强，这导致有源区域中的电荷在耦合作用下向场通栅极一侧转移更严重，容易增加附近存储单元的漏电，同时导致行锤效应即连接于有源区域中的存储电容的电性状态发生改变，导致存储器中的数据丢失或者被干扰。

发明内容

为解决相关技术中的一个或多个问题，本申请实施例提出一种半导体结构及其制造方法。

本申请实施例提供了一种半导体结构，包括：

衬底；所述衬底中形成有隔离沟槽，所述隔离沟槽将部分所述衬底分割为多个沿第一方向延伸的有源区；

位于沿所述第一方向的两个所述有源区之间的隔离沟槽中的第一字线结构；所述第一字线结构的底部位于所述衬底的第一设定深度位置；

位于所述有源区内的第二字线结构；所述第二字线结构的底部位于所述衬底的第二设定深度位置；

其中，所述第一设定深度位置对应的第一深度大于或等于所述第二设定深度位置对应的第二深度，且所述第一深度与所述第二深度的差值小于预设值。

上述方案中，所述第一深度等于所述第二深度。

上述方案中，所述第一深度与所述第二深度的差值小于所述第二深度的1/4。

上述方案中，所述隔离沟槽的底部位于所述衬底的第三设定深度位置；所述第三设定深度位置对应的第三深度为所述第二深度的2倍-2.5倍。

上述方案中，所述衬底中具有字线沟槽，所述第一字线结构和第二字线结构均位于所述字线沟槽中；所述第一字线结构和第二字线结构均包括栅极绝缘层、栅极层及栅极介质层，所述栅极绝缘层覆盖所述字线沟槽的内壁，所述栅极层位于所述栅极绝缘层上并填充所述字线沟槽的部分深度，所述栅极介质层覆盖所述栅极层并填充所述字线沟槽的剩余深度。

上述方案中，所述第一字线结构和第二字线结构还包括导电层，所述导电层位于所述栅极介质层和所述栅极层之间，所述导电层的材料包括多晶硅。

上述方案中，所述栅极层的材料包括氮化钛，所述栅极介质层的材料为氮化硅。

上述方案中，所述半导体结构用于形成动态随机存取存储器。

本申请实施例还提供了一种半导体结构的制造方法，包括：

提供衬底；所述衬底中形成有隔离沟槽，所述隔离沟槽将部分所述衬底分割为多个沿第一方向延伸的有源区；