[发明专利]像素电路及显示面板

权利要求书

1.一种像素电路，其特征在于，包括：

第一电源线；

第二电源线；

串接于所述第一电源线与所述第二电源线之间的发光元件和驱动晶体管；

存储电容，所述存储电容的第一端电连接于所述驱动晶体管的栅极；

写入晶体管，所述写入晶体管的源极和漏极中的一个电连接于所述驱动晶体管的源极和漏极中的一个，所述写入晶体管的源极和漏极中的另一个接入数据信号，所述写入晶体管的栅极用于接入第一控制信号；

第一补偿晶体管，所述第一补偿晶体管的源极和漏极中的一个电连接于所述驱动晶体管的源极和漏极中的另一个，所述第一补偿晶体管的源极和漏极中的另一个电连接于存储电容的第一端和所述驱动晶体管的栅极；所述第一补偿晶体管的栅极接入第二控制信号；

第二补偿晶体管，所述第二补偿晶体管的源极和漏极中的一个电连接于所述存储电容的第二端，所述第二补偿晶体管的源极和漏极中的另一个用于接入基准电压信号，所述第二补偿晶体管的栅极与所述第一补偿晶体管的栅极电连接；所述第二补偿晶体管的栅极接入第二控制信号；及

第三补偿晶体管，所述第三补偿晶体管的源极和漏极中的一个电连接于所述存储电容的第二端，所述第三补偿晶体管的源极和漏极中的另一个电连接于所述发光元件及所述第二电源线；所述第三补偿晶体管的栅极接入第三控制信号。

2.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第一发光控制晶体管，所述第一发光控制晶体管的源极和漏极中的一个与所述驱动晶体管的源极和漏极中的另一个电连接，所述第一发光控制晶体管的源极和漏极中的另一个与第一电源线电连接；及

第二发光控制晶体管，所述第二发光控制晶体管的源极和漏极中的一个与所述驱动晶体管的源极和漏极中的一个电连接，所述第二发光控制晶体管的源极和漏极中的另一个与发光元件电连接。

3.如权利要求2所述的像素电路，其特征在于，所述第一发光控制晶体管的栅极用于接入第一发光控制信号，所述第二发光控制晶体管的栅极用于接入第二发光控制信号。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路的工作阶段包括：

初始化阶段；在所述初始化阶段，所述驱动晶体管、所述第一发光控制晶体管、所述第一补偿晶体管、所述第二补偿晶体管及所述写入晶体管处于打开状态，所述第二发光控制晶体管和所述第三补偿晶体管处于断开状态；

阈值电压侦测存储阶段；在所述阈值电压侦测存储阶段，所述驱动晶体管、所述第一补偿晶体管、所述第二补偿晶体管及所述写入晶体管处于打开状态，所述第一发光控制晶体管、所述第二发光控制晶体管以及所述第三补偿晶体管处于断开状态；

VSS写入阶段；在所述VSS写入阶段，所述驱动晶体管、所述写入晶体管及所述第三补偿晶体管处于打开状态，所述第一补偿晶体管、所述第二补偿晶体管、所述第一发光控制晶体管以及所述第二发光控制晶体管处于断开状态；及

发光阶段；在所述发光阶段，所述驱动晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管及所述第三补偿晶体管处于打开状态，所述写入晶体管、所述第一补偿晶体管以及所述第二补偿晶体管处于断开状态。

5.根据权利要求4所述的像素电路，其特征在于，在所述初始化阶段，所述第一控制信号、所述第二控制信号及所述第一发光控制信号置为高电位；在所述阈值电压侦测存储阶段，所述第一控制信号及所述第二控制信号置为高电位；在所述VSS写入阶段，所述第一控制信号置为高电位，所述第二控制信号由高电位变为低电位，所述第三控制信号置为高电位；在所述发光阶段，所述第一发光控制信号、所述第二发光控制信号及所述第三控制信号均置为高电位。