[实用新型]延迟电路

权利要求书

1.一种延迟电路，其特征在于，所述延迟电路包括：

选择单元，所述选择单元包括4路选择器，每路选择器接收1路4相位的分频时钟信号及选择控制信号，所述分频时钟信号的时钟周期为T₀，所述每个选择器根据所述选择控制信号分别选择输出其中1路的分频时钟信号；以及

延迟单元，所述延迟单元包括4路延迟器，每个所述延迟器接收所述选择单元的输出的2路不同的分频时钟信号及延迟控制信号，每个所述延迟器根据所述延迟控制信号分别选择输入1路4相位的分频时钟信号，使得所述延迟单元输出延迟信号，所述延迟信号与所述时钟信号之间的延迟为(N*a*T₀)/4q，其中，N为选择单元的延迟参数，1≤N≤4，且N为自然数，a由所述延迟控制信号确定，q由所述延迟器确定，且1aq，a、q为自然数。

2.根据权利要求1所述的延迟电路，其特征在于，每个延迟器包括结构相同的第一延迟子单元、第二延迟子单元及反相器，所述第一延迟子单元及所述第二延迟子单元用于根据延迟信号选择1路分频时钟信号，通过所述反相器输出，每个第一延迟子单元或者每个第二延迟子单元包括q个开关组合。

3.根据权利要求2所述的延迟电路，其特征在于，每个第一延迟子单元及每个第二延迟子单元分别包括32个开关组合，所述延迟信号与所述时钟信号之间的延迟为(N*a*T₀)/128。

4.根据权利要求3所述的延迟电路，其特征在于，每个开关组合包括第一开关元件、第二开关元件、第三开关元件及第四开关元件，所述第一开关元件的第一端连接第一工作电压，第二端连接第二开关元件的第一端，第三端输入所述分频时钟信号；所述第二开关的第二端输入所述延迟信号，所述第二开关的第三端连接所述反相器的输入端；所述第三开关元件的第一端连接第二工作电压，第二端连接第四开关元件的第一端，第三端输入所述分频时钟信号；所述第四开关的第二端输入所述延迟信号，所述第四开关的第三端连接所述反相器的输入端。

5.根据权利要求4所述的延迟电路，其特征在于，所述第一开关元件及所述第二开关元件为pmos管，所述第三开关元件及所述第四开关元件为nmos管。