[实用新型]一种低功耗芯片结构

说明书

本实用新型公开了一种低功耗芯片结构，包括芯片板体，设于所述芯片板体上的随机存取存储器区域、中央处理器的逻辑控制区域、常开随机存取存储器区域、及常开式控制区域；所述随机存取存储器区域、中央处理器的逻辑控制区域、常开随机存取存储器区域、及常开式控制区域相邻分布。本实用新型各个区域合理划分布置，保证了数据通路以及信号完整性，在保持芯片正常待机功能下，尽可能关闭大部分器件，只保留少数几个常开模块功能，减少了功耗的支出，实用性强。

技术领域

本实用新型涉及芯片功耗技术领域，更具体地说是指一种低功耗芯片结构。

背景技术

随着半导体和电子技术的进步，便携设备到处可见，大大方便了人们的生活，而这些设备中所用到的芯片功耗都比较大，在目前电池容量技术还没有突飞猛进的时候，降低芯片的功耗变得尤为的重要。

实用新型内容

本实用新型的目的在于克服现有技术的缺陷，提供一种低功耗芯片结构。

为实现上述目的，本实用新型采用以下技术方案：

一种低功耗芯片结构，包括芯片板体，设于所述芯片板体上的随机存取存储器区域、中央处理器的逻辑控制区域、常开随机存取存储器区域、及常开式控制区域；所述随机存取存储器区域、中央处理器的逻辑控制区域、常开随机存取存储器区域、及常开式控制区域相邻分布。

其进一步技术方案为：所述随机存取存储器区域包括若干个随机存取存储器，若干个所述随机存取存储器分布于所述芯片板体的外侧。

其进一步技术方案为：所述随机存取存储器的数量为14个，分别为第一随机存取存储器、第二随机存取存储器、第三随机存取存储器、第四随机存取存储器、第五随机存取存储器、第六随机存取存储器、第七随机存取存储器、第八随机存取存储器、第九随机存取存储器、第十随机存取存储器、第十一随机存取存储器、第十二随机存取存储器、第十三随机存取存储器、及第十四随机存取存储器。

其进一步技术方案为：所述中央处理器的逻辑控制区域包括第一中央处理器的逻辑控制区域、第二中央处理器的逻辑控制区域、第三中央处理器的逻辑控制区域、及第四中央处理器的逻辑控制区域；所述第一中央处理器的逻辑控制区域、第二中央处理器的逻辑控制区域、第三中央处理器的逻辑控制区域、及第四中央处理器的逻辑控制区域均与所述随机存取存储器区域、常开随机存取存储器区域、及常开式控制区域相邻分布。

其进一步技术方案为：所述常开随机存取存储器区域包括第一常开随机存取存储器、第二常开随机存取存储器、第三常开随机存取存储器、及第四常开随机存取存储器；所述第一常开随机存取存储器位于所述第二随机存取存储器和第三随机存取存储器之间；所述第二常开随机存取存储器的左侧与所述第七随机存取存储器相邻、右侧与所述第三常开随机存取存储器相邻；所述第三常开随机存取存储器的右侧与所述第八随机存取存储器相邻；所述第四常开随机存取存储器位于所述第十二随机存取存储器和第十三随机存取存储器之间。

其进一步技术方案为：所述常开式控制区域包括第一输入级分离式缓冲器、第二输入级分离式缓冲器、常开式逻辑控制器、第一输出级分离式缓冲器、第二输出级分离式缓冲器、及第三输出级分离式缓冲器；所述第一输入级分离式缓冲器的输出端与第二输入级分离式缓冲器连接，所述第二输入级分离式缓冲器的输出端与常开式逻辑控制器连接，所述常开式逻辑控制的输出端与第一输出级分离式缓冲器、第二输出级分离式缓冲器、及第三输出级分离式缓冲器连接，所述第一输出级分离式缓冲器的输出端与第一常开随机存取存储器连接，所述第二输出级分离式缓冲器的输出端与第二常开随机存取存储器、及第三常开随机存取存储器连接，所述第三输出级分离式缓冲器的输出端与第四常开随机存取存储器连接。

其进一步技术方案为：所述第一中央处理器的逻辑控制区域与所述第一常开随机存取存储器、第二常开随机存取存储器、第三随机存取存储器、第四随机存取存储器、第五随机存取存储器、第六随机存取存储器、第七随机存取存储器、常开式逻辑控制器、第一输出级分离式缓冲器、及第二输出级分离式缓冲器相邻。