[发明专利]平面高电子迁移率晶体管

说明书

本发明公开了一种平面高电子迁移率晶体管，包括：第一半导体外延层和第二半导体外延层组成的异质结以及位于异质结界面处的二维电子气；沟槽栅的栅极沟槽底部表面位于二维电子气的底部使二维电子气截断；当栅源电压大于等于阈值电压时，被栅极导电材料层侧面和底部表面覆盖的第一半导体外延层的表面形成反型层，源漏端二维电子气导通使器件导通；栅源电压小于阈值电压时，源漏端二维电子气断开并使器件关闭。本发明能实现采用MOSFET的沟槽栅来实现对HEMTs的导通沟道的控制从而方便对阈值电压进行独立调节，方便实现常关型平面高电子迁移率晶体管；还能方便对漂移区电场进行调节从而使漂移区电场分布均匀，能提高器件的击穿电压、降低比导通电阻和尺寸。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种平面高电子迁移率晶体管(HEMTs)。

背景技术

氮化镓作为典型的宽禁带半导体材料，在各种研究中经常作为功率半导体器件的制造。尤其在高温高压领域的运用中，由于其具有3.4eV较大禁带宽度，具有3MV/cm高击穿电场强度，高电子迁移率和高热导率，氮化镓材料有着更加明显的优势。目前为止氮化镓主流器件还是集中在平面HEMTs的研究，此种器件的制造工艺已经逐步成熟并且已经进入市场化的阶段。但是，业界对于实现常关型氮化镓HEMTs的方式并没有统一。

现有功率器件比导通电阻(Ron,sp)与击穿电压(Breakdown Voltage)存在联系，击穿电压越高往往也会造成比较高的比导通电阻。对于传统的功率半导体器件，存在Ron,sp vs.BV的物理极限，又称作一维物理极限(1-D limit)。

发明内容

本发明所要解决的技术问题是提供一种平面高电子迁移率晶体管，能对二维电子气进行截断，从而方便对阈值电压进行独立调节，方便实现常关型平面高电子迁移率晶体管；还能方便对漂移区电场进行调节从而使漂移区电场分布均匀，能提高器件的击穿电压或在保持击穿电压的调节下降低器件的比导通电阻以及降低器件的尺寸，从而能大幅度减小器件在开通时的能量损耗；能适用于氮化镓材料，充分发挥氮化镓材料的优势，减小氮化镓器件制造的成本并且简化工艺流程。

为解决上述技术问题，本发明提供的平面高电子迁移率晶体管的器件单元包括：

第一半导体外延层和形成于所述第一半导体外延层表面的第二半导体外延层，所述第一半导体外延层和所述第二半导体外延层组成第一异质结并在所述第一异质结界面处形成二维电子气。

沟槽栅，包括栅极沟槽、形成于所述栅极沟槽内侧表面的栅介质层以及填充所述栅极沟槽的栅极导电材料层。

所述栅极沟槽穿过所述第二半导体外延层使所述栅极沟槽的底部表面位于所述二维电子气的底部的所述第一半导体外延层中，所述沟槽栅使所述二维电子气截断为源端二维电子气和漏端二维电子气。

源极金属层和所述栅极沟槽的第一侧面具有间距且和所述源端二维电子气形成欧姆接触。

漏极金属层和所述栅极沟槽的第二侧面具有间距且和所述漏端二维电子气形成欧姆接触。

所述栅极导电材料层连接到栅极金属层。

当所述栅极金属层和所述源极金属层之间的栅源电压大于等于阈值电压时，被所述栅极导电材料层侧面和底部表面覆盖的所述第一半导体外延层的表面形成反型层，所述反型层使所述源端二维电子气和所述漏端二维电子气导通并一起组成使所述源极金属层和所述漏极金属层导通的导电沟道并从而使器件导通。

当所述栅极金属层和所述源极金属层之间的栅源电压小于阈值电压时，所述源端二维电子气和所述漏端二维电子气断开并使器件关闭。

进一步的改进是，平面高电子迁移率晶体管为增强型器件，所述阈值电压大于0V。

进一步的改进是，所述第一半导体外延层采用宽禁带半导体材料，所述第二半导体外延层采用宽禁带半导体材料。