[发明专利]一种半导体结构的制造方法

说明书

本发明提出一种半导体结构的制造方法，包括：提供一衬底，所述衬底上包括垫氧化层；形成光阻层于所述垫氧化层上，所述光阻层暴露出部分所述垫氧化层；通过干法刻蚀对暴露出的所述垫氧化层进行刻蚀，以在所述垫氧化层中形成至少一凹部，其中所述凹部的底部包括残留氧化层，所述残留氧化层的厚度小于所述垫氧化层的厚度；移除所述光阻层，并形成介质层于所述垫氧化层上，所述介质层覆盖所述残留氧化层；通过干法刻蚀移除位于所述垫氧化层和所述残留氧化层上的所述介质层，保留与所述凹部侧壁接触的所述介质层，以形成介质侧墙。本发明提出的半导体结构的制造方法可以提高产品良率。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的制造方法。

背景技术

现代集成芯片包括在半导体衬底(例如，硅)上形成的数百万或数十亿半导体器件，例如在高压器件，中压器件或低压器件。在形成高压器件时，一般还需要对衬底上的垫氧化层进行刻蚀，例如通过稀释的氢氟酸对垫氧化层进行刻蚀，但是在刻蚀过程中，会对垫氧化层进行侧向刻蚀，因此导致垫氧化层的面积变大或变小，当中压器件和低压器件中垫氧化层的面积增加时，导致击穿电压（Vb）会变大，漏电流（Ioff）会减小；当高压器件中垫氧化层的面积减小时，导致击穿电压（Vb）会变小，漏电流（Ioff）会增大，这样都会影响产品的良率，同时高压器件中垫氧化层的厚度越厚，侧向刻蚀会更加严重，对产品的良率影响更大。同时由于侧向刻蚀的原因，还会在隔离结构的两端形成凹陷区（divot），凹陷区同时会影响隔离结构的隔离效果。

发明内容

鉴于上述现有技术的缺陷，本发明提出一种半导体结构的制造方法，该制造方法可以改善湿法刻蚀中侧向刻蚀的问题，并且可以提高隔离结构的隔离效果，提高产品的良率。

为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：

提供一衬底，所述衬底上包括垫氧化层；

形成光阻层于所述垫氧化层上，所述光阻层暴露出部分所述垫氧化层；

通过干法刻蚀对暴露出的所述垫氧化层进行刻蚀，以在所述垫氧化层中形成至少一凹部，其中所述凹部的底部包括残留氧化层，所述残留氧化层的厚度小于所述垫氧化层的厚度；

移除所述光阻层，并形成介质层于所述垫氧化层上，所述介质层覆盖所述残留氧化层；

通过干法刻蚀移除位于所述垫氧化层和所述残留氧化层上的所述介质层，保留与所述凹部侧壁接触的所述介质层，以形成介质侧墙；

通过湿法刻蚀移除所述残留氧化层，其中在移除所述残留氧化层的同时，还对所述衬底上的所述垫氧化层进行部分刻蚀；

通过湿法刻蚀移除所述介质侧墙，其中刻蚀液对所述介质侧墙的刻蚀速率大于对所述衬底的刻蚀速率。

进一步地，所述衬底包括多个隔离结构，所述隔离结构凸出于所述垫氧化层；所述隔离结构将所述衬底至少隔离成高压区，中压区和低压区。

进一步地，所述光阻层覆盖所述高压区以及与所述高压区相邻的所述隔离结构，暴露出位于所述中压区和所述低压区上的部分所述垫氧化层。

进一步地，所述凹部位于所述中压区和所述低压区上，在刻蚀所述中压区和所述低压区上的所述垫氧化层的同时，刻蚀气体还对暴露出的所述隔离结构进行刻蚀。

进一步地，与所述高压区相邻的所述隔离结构的两侧包括第一介质侧墙和第二介质侧墙，所述第一介质侧墙位于所述高压区上，所述第二介质侧墙位于所述中压区或所述低压区上。

进一步地，所述第二介质侧墙的高度大于所述第一介质侧墙的高度。

进一步地，通过氢氟酸溶液移除所述残留氧化层，在移除所述残留氧化层的同时，还对所述隔离结构进行部分刻蚀。