[发明专利]任务调度电路、方法、电子设备及计算机可读存储介质

说明书

本公开实施例公开了一种任务调度电路、方法、电子设备和计算机可读存储介质。其中该任务调度电路包括：状态存储电路、任务包调度电路以及控制电路；其中，所述状态存储电路，用于存储每个所述处理核的状态；所述任务包调度电路，用于获取待执行的任务包，所述任务包中包括同一任务的至少一条任务指令；根据所述状态存储电路中的状态信息确认所述至少两个处理核中的一个空闲处理核；将所述任务包发送至所述空闲处理核；控制电路，用于接收所述空闲处理核的状态信息，并根据所述状态信息指示所述任务包调度电路工作。上述任务调度电路通过处理核的状态信息调度任务包给处理核执行,解决了现有技术中的调度效率低的技术问题。

技术领域

本公开涉及处理器领域，尤其涉及一种任务调度电路、方法、电子设备及计算机可读存储介质。

背景技术

随着科学技术的发展，人类社会正在快速进入智能时代。智能时代的重要特点，就是人们获得数据的种类越来越多，获得数据的量越来越大，而对处理数据的速度要求越来越高。芯片是任务调度的基石，它从根本上决定了人们处理数据的能力。从应用领域来看，芯片主要有两条路线：一条是通用芯片路线，例如CPU(Central Processing Unit)等，它们能提供极大的灵活性，但是在处理特定领域算法时有效算力比较低；另一条是专用芯片路线，例如TPU(Tensor Processing Unit)等，它们在某些特定领域，能发挥较高的有效算力，但是面对灵活多变的比较通用的领域，它们处理能力比较差甚至无法处理。由于智能时代的数据种类繁多且数量巨大，所以要求芯片既具有极高的灵活性，能处理不同领域且日新月异的算法，又具有极强的处理能力，能快速处理极大的且急剧增长的数据量。

在神经网络计算中，经常会用到多核或者众核的芯片。此处多(众)核架构中的核，都有一定独立处理能力，并且带有比较大的核内存储空间，用于存储自身的程序、数据和权重。

如何让众多的核能够高效率的发挥算力，是决定整个芯片性能的关键。各核的算力发挥，取决于多种因素，例如任务的调度与分配、芯片的架构、核的结构、核的电路等。其中任务的调度与分配是一个非常关键的因素，如果任务的调度与分配合理，则能充分发挥各核的有效算力高，否则各核的有效算力就会变低。

现有技术中一般使用以下案来进行处理核任务的调度：

如图1所示为使用调度器进行任务调度的方案。在该方案中，调度器接收到来自于指令源的指令，然后将指令按一定的策略，如顺序，传输给各处理核，各处理核对不同的数据执行相同的指令。各处理核可以是比较简单的结构，例如共用控制电路和寄存器的SIMD(Single Instruction Multiple Data，单指令多数据结构)，也可以是比较复杂有一定的自主性的结构，例如有独立的控制电路和寄存器等的SIMT(Single Instruction MultipleThreads，单指令多线程)。但是上述方案一般用于指令级调度，每次只能调度一条或少数几条指令，当需要完成比较大的任务时，需要频繁的调度，降低了调度效率；另外，该方案一般适用于单任务场景，当执行多任务时，各个核需要复用调度器，也降低了调度效率。

发明内容

提供该发明内容部分以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。

为了解决现有技术中处理核的任务调度不灵活、控制复杂的技术问题，本公开实施例提出如下技术方案:

第一方面，本公开实施例提供一种任务调度电路，包括：状态存储电路、任务包调度电路以及控制电路；其中，所述状态存储电路，用于存储每个所述处理核的状态；所述任务包调度电路，用于获取待执行的任务包，所述任务包中包括同一任务的至少一条任务指令；根据所述状态存储电路中的状态信息确认所述至少两个处理核中的一个空闲处理核；将所述任务包发送至所述空闲处理核；控制电路，用于接收所述空闲处理核的状态信息，并根据所述状态信息指示所述任务包调度电路工作。