[发明专利]栅氧的形成方法

说明书

本发明公开了一种栅氧的形成方法，包括步骤：步骤一、在半导体衬底表面形成硬质掩膜层，依次对浅沟槽形成区域的硬质掩膜层和半导体衬底进行刻蚀形成浅沟槽；步骤二、进行带倾角离子注入在浅沟槽侧面顶部注入离子形成顶角区；步骤三、在浅沟槽中填充场氧并去除硬质掩膜层；步骤四、进行热氧化在有源区的表面形成栅氧；在栅氧的热氧化过程中，顶角区中注入的离子使顶角区的热氧化速率增加，使栅氧在所述顶角区的表面的厚度增加并从而使栅氧在顶角区的具有圆化形貌。本发明能改善栅氧的形貌，从而能提高器件的击穿电压和可靠性。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅氧的形成方法。

背景技术

在半导体集成电路中，半导体器件如CMOS，VDMOS，IGBT等都会采用栅氧，栅氧的顶部会形成栅导电材料层如多晶硅栅，被多晶硅栅所覆盖的阱区作为沟道区，通过在将栅极电压加到所述多晶硅栅之后，所述多晶硅栅会使沟道区的表面反型并形成导电沟道，载流子在导电沟道中流动形成沟道电流。栅氧则作为多晶硅栅和沟道区之间的隔离层，防止沟道区和多晶硅栅之间产生漏电流，所以，栅氧的质量较好时能降低漏电流，提高器件的可靠性。

但是，在通过栅氧控制电压的器件在工艺过程中，经常会出现电荷或热载流子等相关因素导致栅氧的电学参数在测试过程中失效，漏电流增大从而降低可靠性的情况。其中，影响栅氧的电学性能的电荷包括栅氧中的界面态俘获的电荷；热载流子则是在器件导通中经过电场加速的沟道区表面的载流子，通常在漏区电压较大时会对沟道区产生耗尽从而形成较大的电场，电场会使载流子加速形成热载流子，热载流子能量较大时会进入到栅氧或穿过栅氧从而使栅氧的电学性能变差。

为了改进这种状况，也即为了防止栅氧在电荷或热载流子的作用下而导致的电学参数变差这种状况，一种方面，需要提高栅氧本身的品质，降低界面态，减少俘获电荷，提升本征击穿电压。另一方面，改善栅氧的形貌也逐渐的提到日程上来。如何形成符合要求的形貌成为技术关键点。

发明内容

本发明所要解决的技术问题是提供一种栅氧的形成方法，能改善栅氧的形貌，从而能提高器件的击穿电压和可靠性。

为解决上述技术问题，本发明提供的栅氧的形成方法包括如下步骤：

步骤一、在半导体衬底表面形成硬质掩膜层，依次对浅沟槽形成区域的所述硬质掩膜层和所述半导体衬底进行刻蚀形成浅沟槽，有源区由位于所述浅沟槽之间的所述半导体衬底组成，所述有源区表面的所述硬质掩膜层保留。

步骤二、进行带倾角离子注入在所述浅沟槽侧面顶部注入离子形成顶角区，所述顶角区位于所述有源区的外侧边缘。

步骤三、在所述浅沟槽中填充场氧并去除所述硬质掩膜层。

步骤四、进行热氧化在所述有源区的表面形成栅氧；在所述栅氧的热氧化过程中，所述顶角区中注入的离子使所述顶角区的热氧化速率增加，使所述栅氧在所述顶角区的表面的厚度增加并从而使所述栅氧在所述顶角区的具有圆化形貌。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，所述硬质掩膜层由氮化层组成或者由氧化层和氮化层叠加而成。

进一步的改进是，步骤二中，所述带倾角离子注入的注入能量的最大值要求保证注入的离子不会穿过所述硬质掩膜层到达所述硬质掩膜层底部的所述有源区的表面。

进一步的改进是，所述带倾角离子注入的注入能量为500kev～5kev。

进一步的改进是，步骤二中，所述顶角区的纵向深度由所述硬质掩膜层的厚度、所述浅沟槽的顶部开口宽度以及所述带倾角离子注入的注入角度；所述硬质掩膜层的厚度和所述浅沟槽的顶部开口宽度为固定值，所述带倾角离子注入的注入角度为可设定值，通过设定所述带倾角离子注入的注入角度设定所述顶角区的纵向深度。