[发明专利]一种芯片上的电容装置

说明书

现在科学技术已经进入了高速发展的阶段，人们在电子产品的需求也越来也高，这就对芯片提出了更高的要求：更快的速度，更小的面积和更低的功效。举例带电可擦可编程只读存储器EEPROM来说，其设计的一个核心问题即是EEPROM的面积，其直接影响了EEPROM存储器的成本。在相同工艺下，如果能把面积做得最小且性能好，就能占据比较大的面积成本优势。要把EEPROM面积做小包括很多方面，比如精简设计，模块的布局合理，堆叠电容的使用等等。本发明提出一种堆叠的电容装置。在不增加芯片掩模层次和生产成本的条件下，显著的降低芯片的面积和成本。

技术领域

本发明属于集成电路技术领域，具体来讲，属于芯片设计的技术领域。

背景技术

芯片在许多不同的领域都有广泛的应用，电子信息发展的同时，系统的集成度也越来越高。在电子信息领域，应用比较广泛的有嵌入式类的芯片：比如单片机、DSP，智能卡等；有存储类芯片：比如FLASH、EEPROM等。

随着移动互联网、云计算、物联网、大数据等新兴产业的增长，电子信息产业进入了新的发展阶段。控制、通信、汽车电子、人机交互和网络互联等融入了大量的新兴的电子技术，设备功能越来越复杂，系统集成度也越来越高。新兴电子信息技术的发展依赖于半导体产业的不断推动，因此，芯片作为一项核心技术，其使用变得越来越频繁和重要。近些年，随着科技的不断进步与技术的不断革新，芯片在军事、工业制造甚至日常生活中都有着十分广泛的应用。

现在科学技术已经进入了高速发展的阶段，人们在电子产品的需求也越来也高，这就对芯片提出了更高的要求：更快的速度，更小的面积和更低的功效。举例带电可擦可编程只读存储器EEPROM来说，其设计的一个核心问题即是EEPROM的面积，其直接影响了EEPROM存储器的成本。在相同工艺下，如果能把面积做得最小且性能好，就能占据比较大的面积成本优势。要把EEPROM面积做小包括很多方面，比如精简设计，模块的布局合理，堆叠电容的使用等等。

发明内容

在芯片的电路设计中，通常会使用到基本的工艺器件，比如MOS管、电容和电阻等。为了减小芯片的面积，本发明提出一种堆叠的电容装置。在不增加芯片掩模层次和生产成本的条件下，显著的降低芯片的面积和成本。

本方法以SMIC013工艺为列，通过在普通电容器件(如PIP、MOS)的基础上叠加MOM电容(MOM即metal to meatl)的方法，从而可以有效缩小电容面积。这种方法是通过2种或多种电容的叠加，大大提高了单位电容值，减小芯片上的电容面积和芯片的整体面积。

附图说明

图1为普通的电容器件图。

图2为叠加MOM电容的电容器件图。

具体实施方式

以下根据图1和图2，具体说明较佳实施例。

如图1所示，普通电容器件，通常分为PIP电容和MOS电容。PIP电容是由POLY4和POLY3作为上下级板；MOS电容是由AA和POLY作为上下级板。

如图2所示，本发明提出多种叠加电容的方法，分别可以组合成MOM+PIP、MOM+MOS、PIP+MOS+MOM以及PIP+MOS+MOM+TOW这4种电容叠加方式。

在SMIC 0.13um工艺上，PIP的电容值是每平方微米2.6fF；MOM的电容值是每平方微米0.5fF。PIP+MOM的电容值就是每平方微米3.1fF，单位电容值提高20％左右。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本发明的范例，但应当认识到上述的描述不应被认为是对本发明的限制。