[发明专利]一种用于运动补偿的插值计算并行实现方法有效
| 申请号: | 201910784994.3 | 申请日: | 2019-08-23 |
| 公开(公告)号: | CN110381321B | 公开(公告)日: | 2021-08-31 |
| 发明(设计)人: | 谢晓燕;周金娜;朱筠;蒋林;雷祥;王昱 | 申请(专利权)人: | 西安邮电大学 |
| 主分类号: | H04N19/436 | 分类号: | H04N19/436;H04N19/117;H04N19/51;H04N19/176;H04N19/186;H04N19/59;H04N19/182 |
| 代理公司: | 北京易捷胜知识产权代理事务所(普通合伙) 11613 | 代理人: | 齐胜杰;孙晓淑 |
| 地址: | 710121 陕西省*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 用于 运动 补偿 计算 并行 实现 方法 | ||
1.一种用于运动补偿的插值计算并行实现方法,其特征在于,包括:
基于邻接互连的4×4的二维处理元阵列构建用于运动补偿的并行结构;
基于获取的视频图像,读取原始像素值和参考像素值;所述二维处理元阵列中,处理元PE00将所述原始像素值下发到处理元PE03中,处理元PE01将所述参考像素值下发到处理元PE00,PE02,PE03中;处理元PE00,PE01,PE02,PE03分别将所述参考像素值并行下发到处理元PE10,PE11,PE12,PE13中;处理元PE10,PE11,PE12,PE13分别将所述参考像素值并行下发到处理元PE20,PE21,PE22,PE23中;处理元PE20,PE21,PE22,PE23分别将所述参考像素值并行下发到处理元PE30,PE31,PE32,PE33中;
在所述并行结构的所述处理元中并行地进行插值计算,得到预测值,包括:每个所述处理元中执行预设数量的像素值的计算,得到预设数量像素的预测值;将每个所述处理元中预设数量像素的预测值分别存储到所述处理元PE03中;
所述处理元PE03根据所述预测值和所述原始像素值计算得到运动补偿的残差值;
根据所述预测值和经过处理后的残差值进行图像重建,得到补偿后的视频图像。
2.如权利要求1所述的用于运动补偿的插值计算并行实现方法,其特征在于,所述读取原始像素值和参考像素值之前,还包括:
将视频的测试序列转换成所述二维处理元阵列能识别的二进制数据;
将所述二进制数据分布在文档中,并存储在数据输入存储DIM中,作为所述原始像素值;
根据所述视频中的前一帧处理后的图像,存储在数据输出存储DOM中,作为所述参考像素值。
3.如权利要求1所述的用于运动补偿的插值计算并行实现方法,其特征在于,所述读取原始像素值和参考像素值包括:
通过所述二维处理元阵列中第一行第一列的处理元PE00以邻接互连的方式访问DIM读取相应的原始像素值;
通过所述二维处理元阵列中第一行第二列的处理元PE01以邻接互连的方式访问DOM读取相应的参考像素值。
4.如权利要求1所述的用于运动补偿的插值计算并行实现方法,其特征在于,所述在所述并行结构的所述处理元中并行地进行插值计算包括:
以1/2像素精度或1/4像素精度在所述二维处理元阵列的每个处理元中同时进行插值计算,每个所述处理元中执行4个像素值的计算,得到4个像素预测值;
将每个所述处理元中的4个像素预测值分别存储到所述二维处理元阵列中第一行第四列的处理元PE03中。
5.如权利要求4所述的用于运动补偿的插值计算并行实现方法,其特征在于,以1/2像素精度进行插值时,使用8抽头滤波器进行插值计算。
6.如权利要求4所述的用于运动补偿的插值计算并行实现方法,其特征在于,以1/4像素精度进行插值时,使用7阶非对称FIR滤波器。
7.如权利要求4所述的用于运动补偿的插值计算并行实现方法,其特征在于,进行插值计算时采用水平方向滤波、垂直方向滤波和水平方向与垂直方向相结合的方式滤波三种模式进行滤波。
8.如权利要求4所述的用于运动补偿的插值计算并行实现方法,其特征在于,进行插值计算时,当运动矢量指向整数样本所在的位置时,不进行插值计算;当所述运动矢量指向非整数样本所在的位置时,利用插值对所述非整数样本进行预测,得到所述预测值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安邮电大学,未经西安邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910784994.3/1.html,转载请声明来源钻瓜专利网。





