[发明专利]经屏蔽的扇出型封装半导体装置及制造方法

说明书

本发明技术的若干方面涉及具有集成式屏蔽件以防止受到电磁干扰的扇出型封装半导体装置及此类装置的制造方法。所述屏蔽件可通过在重布结构上形成导电壁并将导电盖安置到包封物的上部表面上而建构成。所述导电壁与所述导电盖彼此电连接。通过直接在所述重布结构上形成所述导电壁并将所述导电盖单独地安置到所述包封物的上部表面上，可使用高效且有成本效益的晶片级或面板级处理技术容易地形成电磁屏蔽件。因此，根据本发明技术的半导体装置的若干实施例屏蔽半导体裸片的集成电路免受电磁干扰。

技术领域

本发明技术大体上涉及半导体装置。具体地说，本发明技术的若干实施例涉及具有集成式屏蔽件以防止受到电磁干扰的扇出型封装半导体装置及此类装置的制造方法。

背景技术

微电子装置大体上具有半导体裸片(即，芯片)，其包含具有高密度的极小组件的集成电路。通常，裸片包含电耦合到集成电路的极小接合垫阵列。接合垫为外部电触点，供应电压、信号等通过所述接合垫发射到集成电路并从集成电路进行发射。在形成裸片之后，“封装”裸片以将接合垫耦合到可较容易地耦合到各种电力供应线、信号线及接地线的较大电端子阵列。用于封装裸片的常规过程包含将裸片上的接合垫电耦合到插入件衬底的导线、球垫或其它类型的电端子阵列。接着包封裸片以防止裸片受到环境因素(例如，水分、微粒、静电及物理冲击)的影响。

不同类型的半导体裸片可具有广泛不同的接合垫布置，且仍应与类似的外部装置兼容。因此，现有封装技术可包含将重布层附接到半导体裸片。重布层包含将裸片的接合垫与重布层的接合垫连接的线及/或通孔。重布层包含布置成与外部装置的电端子配合的导线、球垫或其它类型的电端子阵列。

一种挑战为电磁干扰会损害高性能半导体装置的操作。结果，可能需要屏蔽半导体裸片的集成电路免受电磁干扰。然而，预成型铜盖及其它形式的外部屏蔽件是昂贵的且可能并不实用。类似地，将完全嵌入于包封物内的预成型铜屏蔽件并入半导体装置的封装中也是昂贵的。

附图说明

参考下图可更好地理解本发明技术的许多方面。图中的组件不一定按比例绘制。实际上，重点是清楚地说明本发明技术的原理。

图1A为根据本发明技术的实施例的封装半导体装置的横截面图。

图1B为图1A的封装半导体装置的顶部平面图，其中为了清楚起见切除了各种层。

图2A到2H为根据本发明技术的实施例的用于形成封装半导体装置的方法的各个阶段的横截面图。

图3A为根据本发明技术的实施例的封装半导体装置的横截面图。

图3B为图3A的封装半导体装置的顶部平面图，其中为了清楚起见切除了各种层。

图4为根据本发明技术的实施例的封装半导体装置的横截面图。

图5为根据本发明技术的实施例的封装半导体装置的横截面图。

图6为根据本发明技术的实施例的封装半导体装置的横截面图。

图7为根据本发明技术的实施例的封装半导体装置的横截面图。

图8为根据本发明技术的实施例的封装半导体装置的横截面图。

图9为包含根据本发明技术的实施例配置的半导体装置的系统的示意图。

为了易于参考，贯穿本发明，相同附图标记用以识别类似或相似的组件或特征，但使用相同附图标记并不暗示所述部分应被理解为相同。实际上，在本文中所描述的许多实例中，相同编号的部分在结构及/或功能方面相异。此外，相同着色可用以指示横截面中的可能在组成上类似的材料，但使用相同着色并不暗示材料应被理解为相同。