[发明专利]数据处理系统及控制执行流程的方法有效

专利信息
申请号: 201711128719.3 申请日: 2017-11-15
公开(公告)号: CN108073526B 公开(公告)日: 2021-08-10
发明(设计)人: 曾仁志;苏泓萌;张传华 申请(专利权)人: 晶心科技股份有限公司
主分类号: G06F12/0875 分类号: G06F12/0875;G06F9/312
代理公司: 深圳新创友知识产权代理有限公司 44223 代理人: 江耀纯
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 数据处理系统 控制 执行 流程 方法
【说明书】:

发明公开了一种数据处理系统及控制程序的执行流程的方法。所述数据处理系统具有控制缓存器、程序计数器及控制器。控制缓存器用以储存执行流程的阶状态及至少一返回地址。当控制器读取区块调用指令,且执行流程的阶状态具有初始值时,控制器将区块调用指令的返回地址储存在控制缓存器中、递增阶状态的值,并将执行流程重新导向至由区块调用指令所标示的目标地址。当控制器读取区块返回指令,且阶状态的值不等于初始值时,控制器递减阶状态的值。倘若阶状态的值变为等于初始值的话,控制器将执行流程重新导向至返回地址。

技术领域

本发明涉及一种数据处理系统及控制执行流程的方法,特别是涉及一种通过使用程序区块调用(program block call)以减少储存于内存中的共享程序区块(commonprogram block)的数据处理系统及使用于该数据处理系统上的方法。

背景技术

数据处理系统中的程序代码的大小是一个重要的议题,因为它影响着内存的储存空间,并因此也是一个决定制造成本的重要因素。

图1绘示了一种先前技术的程序区块(program block)100。在程序区块100中,标识符L1被用来标记子程序区块(sub-program block)110的起始位置,而标识符L2被用来标记子程序区块120的起始位置,而子程序区块110与子程序区块120的内容相同。因为内容相同,程序区块100会具有冗余的程序代码(redundant codes)。当有更多像是子程序区块110及120一样具有相同内容的子程序区块时,程序区块100的程序代码的冗余(coderedundancy)将会恶化。目前假设子程序区块110及120的执行流程的顺序都是从上而下且一行一行地进行,并假设子程序区块110及120中并没有任何的条件式(conditional)或非条件式(unconditional)控制转移指令(control transfer instruction)。

在程序的指令的呈现上,通常有多个小区块出现在多个地方。例如,相同变量的地址计算、跳跃至相同的地址、简单的算术顺序(simple arithmetic sequence)…等等。

在用以减少小共同区块(small common blocks)的程序代码的大小的技术中,有一种技术是将程序中的指令的共同区块撷取出来、将所述共同区块安排成函式(functions)或次例程(subroutines),并通过该程序中的函数调用指令(function callinstructions)从多个位置调用所述的函式。函式一般会结束在一个返回指令(returninstruction),以将程序执行流程转移回到立即跟随调用者(caller,即上述程序中产生函数调用的指令)的指令。

然而,传统的函数调用机制具有一些缺点。首先,函数无法不经历过整个的函数调用顺序(function call sequence)而直接地被执行。其次,传统的函数调用以及函式本身的双边可能需要通过指令或操作来操纵输入参数(input arguments)以及返回值(returnvalues),并储存/恢复某些被使用的缓存器。此外,传统的函数调用机制需要储存/恢复返回地址(return address),以操纵巢式调用(nested calls)。这些缺点使得传统的函式不适用于小共同区块(small common blocks)。

一种简单的机制是使用通用缓存器(general-purpose register),以当进行函数调用/返回时,自动地储存/恢复返回地址。此一机制具有一些缺点。首先,这样的函数调用机制需要额外的指令,以在进行函数调用之前,对通用缓存器进行备份,并当从函式返回之后,恢复通用缓存器。其次,这样的函数调用机制需要函式中的一个或多个返回指令,以使函式的程序区块无法如非函式程序区块的一部份一般地再次被使用。

一种改进过的机制是利用特定的缓存器来储存返回地址,以避免使用额外的指令去操纵返回地址。此外,计数器可被用来指定要被执行的指令的数目,以此将可消除对于返回指令的需求,且相同的指令的顺序可更加地被共享。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晶心科技股份有限公司,未经晶心科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201711128719.3/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 域名解析缓存方法、DNS服务器及计算机可读存储介质-202111123993.8
  • 吴万涛;李普;杨斌 - 牙木科技股份有限公司
  • 2021-09-24 - 2023-10-27 - G06F12/0875
  • 本发明涉及网络通信技术领域,具体地涉及一种域名解析缓存方法、DNS服务器及计算机可读存储介质。本发明提供的域名解析缓存方法能够大幅提高DNS域名解析的解析效率,上述方法具体包括:步骤S1,建立重点域名名单,将重点域名名单中的域名缓存到专用芯片的高速缓存区中,将不在重点域名名单中的域名缓存到专用芯片的低速缓存区中;步骤S2,接收到域名解析请求后,在高速缓存区中进行查询,若高速缓存区中缓存有域名解析请求中的域名,则跳过步骤S3并返回域名解析请求的应答结果;步骤S3,若高速缓存区中未缓存有域名解析请求中的域名,则在低速缓存区中进行查询,并返回域名解析请求的应答结果。
  • 一种基于重用代价的混合缓存管理方法及计算机可读介质-202310771839.4
  • 程大钊;梁黄黄;何智力;胡创;龚奕利 - 湖北珞珈实验室
  • 2023-06-27 - 2023-10-13 - G06F12/0875
  • 本发明提出了一种基于重用代价的混合缓存管理方法及计算机可读介质。本发明构建多节点Spark执行有向无环图,每个节点执行对应的每个读取目标缓存块的写入任务、执行对应的每个写入目标缓存块的读取任务;计算每个待写入目标缓存块的DRAM向NVM迁移的迁移代价、每个待读取目标缓存块的NVM向DRAM迁移的迁移代价;每个待写入目标缓存块根据对应的DRAM向NVM迁移的迁移代价决策DRAM向NVM迁移的任务;每个待读取目标缓存块根据对应的NVM向DRAM迁移的迁移代价决策NVM向DRAM迁移的任务。本发明充分利用DRAM和NVM的缓存优势,极大限度减少缓存块迁移带来的性能开销,提高了缓存效率,并提升应用程序的运行速度。
  • 样本数据缓存方法、系统、计算机设备和存储介质-202311029639.8
  • 韩珂;李勇;曾令仿;陈光;吴运翔;程稳 - 之江实验室
  • 2023-08-16 - 2023-09-12 - G06F12/0875
  • 本申请涉及一种样本数据缓存方法、系统、计算机设备和存储介质。所述方法包括:获取用于训练的样本数据列表;若缓存区域的解码样本数据集中不存在与样本数据列表中第一样本数据匹配的解码样本数据,则从解码样本数据集中确定备选解码样本数据;若第一样本数据的重要度与备选解码样本数据的重要度满足预设条件且第一样本数据的解码资源消耗大于备选解码样本数据的解码资源消耗,则对第一样本数据进行解码处理,得到对应的目标解码样本数据;根据目标解码样本数据对缓存区域的解码样本数据集进行更新。采用本方法减少冗余的IO和考虑了数据解码本身的资源消耗,缩短了整体的训练时长,进而提高了训练效率。
  • 具有缓冲器占有期管理的数据存储设备-201810541064.0
  • J·埃利斯;J·蒙希尔;T·卡内帕;S·汉纳 - 希捷科技有限公司
  • 2018-05-30 - 2023-07-28 - G06F12/0875
  • 本发明题为“具有缓冲器占有期管理的数据存储设备”。本发明提供了一种数据存储设备,该数据存储设备具有一个或多个缓冲器,该数据存储设备可利用具有第一缓冲器、第二缓冲器、缓冲器管理器以及非易失性存储器的至少一个数据存储设备采用缓冲器占有期管理。所述第一缓冲器可位于芯片上,而所述第二缓冲器位于芯片外。所述第一缓冲器可根据所述缓冲器管理器的引导利用数据来填充,所述数据具有小于预定占有期阈值的占有期。
  • 一种特效编辑方法及装置-202111637729.6
  • 闫刚;王晶;李宇 - 北京字跳网络技术有限公司
  • 2021-12-29 - 2023-07-11 - G06F12/0875
  • 本发明实施例提供了一种特效编辑方法及装置,涉及特效编辑技术领域。该方法包括:编辑器接收第一编辑操作,并生成对应的第一编辑指令,以及将第一编辑指令写入指令缓存队列;资源管理器依次执行指令缓存队列中的编辑指令,并在执行第一编辑指令时,对第一编辑指令对应的第一对象进行编辑;图形引擎依次加载指令缓存队列中的编辑指令对应的对象,并在加载第一编辑对应的对象时,向资源管理器发送用于请求加载第二对象的请求信息,第二对象为对第一对象进行编辑后得到的对象;资源管理器响应于请求信息,向图形引擎发送第二对象;图形引擎对第二对象进行渲染。本发明实施例用于避免阻塞用户的编辑操作,提升特效编辑的流畅度。
  • 基于DDR3的高速大容量双通道双缓冲存储系统-202111658121.1
  • 王若愚;吴金;王春蕾;高嵩;裴肖和 - 北京华航无线电测量研究所
  • 2021-12-30 - 2023-07-11 - G06F12/0875
  • 本发明公开基于DDR3的高速大容量双通道双缓冲存储系统,包括各路数据源、各路数据输出模块、FPGA和DDR3存储器;FPGA包括存储器控制器、多路数据控制模块、1读通道缓存、1写通道缓存、2读通道缓存、2写通道缓存;各路数据源向对应写缓存写入数据,各路数据输出模块从对应读缓存读出数据,多路数据控制模块根据各通道缓存的状态,分别控制各通道数据进入存储器控制器,并对应读写DDR相应存储空间。使数据吞吐在速率、容量、并行度、硬件开销等方面达到一个较好平衡,实现了双通道数据流同时读写的并行处理,并大大缩减实时信号处理系统的成本。
  • 闪存空间优化方法、装置和闪存存储设备-202010885655.7
  • 李斌 - 深圳市宏旺微电子有限公司
  • 2020-08-28 - 2023-07-04 - G06F12/0875
  • 本申请提供了一种闪存空间优化方法、装置和闪存存储设备,运用于信息存储领域,缓存空间分为数据缓存区和映射表缓存区,所述优化方法包括;获取I/O命令,并判断I/O命令的数据长度;若所述I/O命令为数据长度小于预规定数据阈值X的短I/O命令,且获取到的所述短I/O命令累计数量大于预规定的数量阈值Y时,则开启扩展模式;启用扩展模式时,将预设于数据缓存区中的动态缓存分区分配于所述映射表缓存区,以供所述映射表缓存区扩展与缓存新的实体地址关联闪存空间的数据区,且执行大量短I/O命令;在随机短I/O的应用场景下,有效利用数据缓存区的空间将原本的映射表空间获得扩充,由于随机短I/O的应用场景数据长度较短,进而将空间提供映射表使用。
  • 用于图形处理的存储器高速缓存管理-201910450060.6
  • M·伊姆布罗格诺;R·D·施密特 - 苹果公司
  • 2019-05-28 - 2023-06-23 - G06F12/0875
  • 本发明题为“用于图形处理的存储器高速缓存管理”。描述了管理用于图形处理的存储器高速缓存的系统、方法和计算机可读介质。处理器为多个图形应用程序接口(API)资源创建资源组。该处理器随后在命令缓冲区内编码引用该资源组的设置命令,并将数据集标识符(DSID)分配给资源组。该处理器还编码以下命令:该命令缓冲区内的写入命令,该写入命令使图形处理器在高速缓存行内写入数据并用该DSID标记写入的高速缓存行;读取命令,该读取命令使图形处理器读取写入资源组中的数据;以及删除命令,该删除命令使图形处理器通知存储器高速缓存在不清空到存储器的情况下删除存储在高速缓存行内的数据。
  • 多缓存服务器下的缓存命中率估算方法-202111202984.8
  • 夏添;邢四为;王勉;瞿学党;高华照 - 华泰证券股份有限公司
  • 2021-10-15 - 2023-05-30 - G06F12/0875
  • 多缓存服务器下的缓存命中率估算方法,确定最大模拟次数querymax和放大系数λ;调度模块每隔c/λ毫秒生成1个随机整数,随机整数取值范围(0,m],每秒一共生成1000×λ/c个随机整数,每个随机整数代表一个模拟请求。对于t时刻生成的随机数r,执行下面的缓存模拟操作;计算缓存服务器r,上次缓存时间Cacher到当前的时间间隔timespant,timespant=(timestampt‑Cacher)×λ;若timespant<maxtime,则命中缓存,置hit=hit+1;若timespant≥maxtime吗,则没有命中缓存,Cacher=timestampt,hit保持不变;总请求次数加1,query=query+1,若query≥querymax,模拟结束,计算缓存命中率r=hit/query,否则,循环各步骤;可以快速估算出多缓存服务器下的复杂缓存命中率,为前端APP刷新间隔时间调优和缓存失效时间调优提供依据。
  • 一种数据缓存的方法及装置-202310016841.0
  • 燕金龙;李庆全 - 大熊集团有限公司
  • 2023-01-06 - 2023-04-28 - G06F12/0875
  • 本发明涉及数据处理技术领域,具体公开了一种数据缓存的方法及装置。本发明通过接收用户的轻携端的记录信号,获取目标记录数据;基于大数据技术,确定目标识别数据;根据目标识别数据,生成并向移动端发布数据缓存指令;根据数据缓存指令,在移动端缓存目标识别数据;对移动端进行使用环境识别,在满足使用环境时,自动使用目标识别数据。能够在用户没有携带移动端时,通过轻携端进行数据的快速记录,进而基于大数据技术,识别确定目标识别数据,向移动端发布数据缓存指令,将目标识别数据缓存在远程的移动端中,进而在满足使用环境时,通过移动端自动使用目标识别数据,从而能够在一些特殊的场景中,任然能够满足用户即时的数据缓存需求。
  • 基于FPGA和DDR3 SDRAM的可配置图像数据缓存系统-201910666661.0
  • 黄宏敏;熊晓明;胡恩;张明森 - 广东工业大学
  • 2019-07-23 - 2023-01-20 - G06F12/0875
  • 本发明公开了一种基于FPGA和DDR3SDRAM的可配置图像数据缓存系统,包括外部存储模块、存储控制模块、第一缓存模块、第二缓存模块以及缓存控制模块,视频图像数据和时钟信号从缓存控制模块写入到第一缓存模块进行第一级缓存;存储控制模块再控制从第一缓存模块读取数据储存到外部存储模块;然后存储控制模块控制从外部存储模块读出储存的数据,写入到第二缓存模块进行第二级缓存;接着,缓存控制模块控制从第二缓存模块读取出数据到缓存控制模块,缓存控制模块将图像数据进行调整并产生对应的读有效信号,将这些配置数据输出给外界。本发明可以缓存更大的数据传输,达到数据传输的实时性、稳定性的效果;封装后的系统只有少许的端口,配置更加便捷。
  • 进阶主机控制器及其控制方法-202011177907.7
  • 董晓明;刘子威;詹丕显 - 上海兆芯集成电路有限公司
  • 2020-10-29 - 2022-11-29 - G06F12/0875
  • 一种进阶主机控制器(Advanced Host Controller),耦接于存储器和硬盘之间,其包含多个指令头寄存器以及指令高速缓存结构控制器。指令高速缓存结构控制器耦接多个指令头寄存器。在指令发送阶段,指令高速缓存结构控制器从所述存储器读取一指令头,将读取到的指令头存入多个指令头寄存器。在数据传输阶段,指令高速缓存结构控制器根据来自所述硬盘的数据传输请求从多个指令头寄存器读取指令头,并根据读取到的指令头传输数据。
  • 使用处理器的转换后备缓冲器的基于客户指令到本机指令范围的映射-201810661868.4
  • M·阿布达拉 - 英特尔公司
  • 2012-01-25 - 2022-09-23 - G06F12/0875
  • 本申请涉及使用处理器的转换后备缓冲器的基于客户指令到本机指令范围的映射。根据本申请,公开一种用于转译用于处理器的指令的方法。该方法包括访问包括多个客户分支指令的多个客户指令以及将多个客户指令汇编成客户指令块。将客户指令块转译成对应的本机转换块。在本机高速缓存中存储本机转换块。在转换后备缓冲器中存储客户指令块到对应的本机转换块的映射。响应于对于客户指令的后续请求,对转换后备缓冲器编索引以确定命中是否发生,其中映射指示客户指令是否在本机高速缓存中具有对应的转换的本机指令。响应于命中来转发转换的本机指令用于执行。
  • 一种视频数据读写方法及相关装置-202210362953.7
  • 张贞雷;李拓;满宏涛;刘同强;周玉龙;邹晓峰;王贤坤 - 苏州浪潮智能科技有限公司
  • 2022-04-08 - 2022-07-05 - G06F12/0875
  • 本申请公开了一种视频数据读写方法,包括:根据压缩格式,采用相应的写入策略,将Y分量、U分量与V分量写入FIFO阵列;FIFO阵列包括十六个FIFO队列;FIFO队列的宽度至少为32比特;根据压缩格式,采用相应的读出策略,从FIFO阵列读出每组数据块;其中,从FIFO阵列读出每组数据块时,每次从FIFO队列读出多个分量;每次从FIFO队列读出U分量与V分量时,缓存读出的U分量与V分量。该方法能够提高视频处理速度,减少FIFO容量,避免因FIFO容量过大而引起的时序约束、封装制造困难等难题。本申请还公开了一种视频数据读写装置、设备及计算机可读存储介质,均具有上述技术效果。
  • 一种数据解码方法、系统、设备及介质-202210063461.8
  • 刘林 - 广州匠芯创科技有限公司
  • 2022-01-20 - 2022-06-21 - G06F12/0875
  • 本发明公开了一种数据解码方法、系统、设备及介质,该方法包括:数据处理模块获取待解码数据;当确定特征数据为相对数据,若确定参考数据中的第一参考数据的存储位置在存储模块,向至少两个第一数据搬运模块发送读数据请求,以使得第一数据搬运模块并行从存储模块获取第一参考数据并将获取到的至少两个第一参考数据分别存储于与第一数据搬运模块对应的第二缓存模块中,数据处理模块从第二缓存模块读出第一参考数据,并写入第一缓存模块。本发明的方法通过采用至少两个第一数据搬运模块并行的读取存储模块中的参考数据,从而可以节约间接访问存储模块的总时间。搭配内存较小的第一缓存模块,就能获得较高的解码速度,节省硬件成本。
  • 一种FPGA,FIFO存储装置及数据缓存方法-202111666483.5
  • 王媛丽;阚宏伟;王江为;杨乐 - 苏州浪潮智能科技有限公司
  • 2021-12-30 - 2022-05-10 - G06F12/0875
  • 本申请公开了一种FPGA,FIFO及基于FIFO的数据缓存方法,FIFO存储装置配置有重加载写端口和重加载读端口,该方法包括:每次FIFO存储装置写使能时,按照当前的写指针地址将数据写入至FIFO存储装置的存储器中,并且将存储器的写指针地址加1;当重加载写端口使能时,通过重加载写端口接收重加载写地址,并将重加载写地址的数值赋值给存储器的写指针地址;每次FIFO存储装置读使能时进行1次数据读取,并且将存储器的读指针地址加1;当重加载读端口使能时,通过重加载读端口接收重加载读地址,并将重加载读地址的数值赋值给存储器的读指针地址。应用本申请的方案,实现了数据重传且降低了成本。
  • 一种地址与指令缓存自适应融合的方法及装置-202111417859.9
  • 王俊辉;郭维;郭辉;邓全;郑重;孙彩霞;文子豪;刘应欢;雷国庆;黄立波;倪晓强;隋兵才;王永文 - 中国人民解放军国防科技大学
  • 2021-11-25 - 2022-03-01 - G06F12/0875
  • 本发明公开了一种地址与指令缓存自适应融合的方法及装置,本发明装置包括N路组相连的融合缓存,融合缓存包括分体结构的标签阵列及其数据阵列,标签阵列及其数据阵列第一列固定为TLB属性的表项、最后一列固定为指令缓存表项,标签阵列中的每一个表项均带有标志位TF,且其中第一列表项固定为TLB表项、最后一列表项固定为指令缓存表项,其余表项为融合表项,融合表项的标志位TF用于读判断;数据阵列第一列表项固定为TLB表项的PA。本发明能够使得一个缓存同时具有缓存指令信息和地址翻译信息的功能,并通过所述自适应融合的方法,提高单位功耗和面积上的综合缓存命中率,可以减少单独设计所带来的功耗和面积的浪费。
  • 信息处理方法、装置、电子设备及存储介质-201910733625.1
  • 陈凯亮;许志耿 - 上海商汤智能科技有限公司
  • 2019-08-06 - 2022-02-22 - G06F12/0875
  • 本发明实施例提供了信息处理方法、装置、电子设备及存储介质,包括:CPU获取携带待处理数据的运行指令;为待处理数据分配虚拟存储空间;将待处理数据存储至虚拟存储空间;向DSP发送携带虚拟存储空间的信息的数据处理指令,数据处理指令用于DSP从该信息对应的虚拟存储空间获取待处理数据并对待处理数据进行处理。本发明实施例,可以提高数据处理效率。
  • 数据的传输方法、装置、电子设备以及存储介质-202111271767.4
  • 张光辉 - OPPO广东移动通信有限公司
  • 2021-10-29 - 2022-01-21 - G06F12/0875
  • 本申请公开了一种数据的传输方法、装置、电子设备以及存储介质,涉及电子设备技术领域。该方法应用于电子设备,该电子设备创建有第一图像读取对象和第二图像读取对象。该方法包括:获取第一图像读取对象对应的第一缓存队列,其中,该第一缓存队列包括多个第一缓存单元,从多个第一缓存单元中取出第一目标缓存单元,其中,第一目标缓存单元缓存有待传输数据,将第一目标缓存单元加入第二图像读取对象对应的第二缓存队列。本申请通过对将缓存有待传输数据的缓存单元在两个图像读取对象之间进行切换,可以降低数据传输的延时,实现高性能的跨进程数据传输。
  • 数据缓存加载方法及装置-202111130633.0
  • 李煦青;肖新风 - 新华三信息安全技术有限公司
  • 2021-09-26 - 2022-01-14 - G06F12/0875
  • 本申请是关于一种数据缓存加载方法及系统,具体涉及网络通信技术领域。所述方法包括:获取网络设备对应的业务信息;业务信息用于指示网络设备上各个业务程序的执行情况;根据业务信息确定目标业务程序对应的目标业务指令;在网络设备中的高速缓存区域中确定目标业务指令匹配的目标缓存区域;将目标业务指令保存并锁定在目标缓存区域。上述方案在各个业务程序中筛选出目标业务程序,并将其对应的目标业务指令固化在目标缓存区域,使得多次执行目标业务程序时,可以直接从高速缓存区域中读取目标业务指令,提高了目标业务程序的运行效率,从而提高了网络设备的执行效率。
  • 数据处理系统及控制执行流程的方法-201711128719.3
  • 曾仁志;苏泓萌;张传华 - 晶心科技股份有限公司
  • 2017-11-15 - 2021-08-10 - G06F12/0875
  • 本发明公开了一种数据处理系统及控制程序的执行流程的方法。所述数据处理系统具有控制缓存器、程序计数器及控制器。控制缓存器用以储存执行流程的阶状态及至少一返回地址。当控制器读取区块调用指令,且执行流程的阶状态具有初始值时,控制器将区块调用指令的返回地址储存在控制缓存器中、递增阶状态的值,并将执行流程重新导向至由区块调用指令所标示的目标地址。当控制器读取区块返回指令,且阶状态的值不等于初始值时,控制器递减阶状态的值。倘若阶状态的值变为等于初始值的话,控制器将执行流程重新导向至返回地址。
  • 一种可同时支持多套Cache数据私有段动态设置的方法-201910839658.4
  • 陈芳园;过锋;高红光;吴珊;陈庆强;郝子宇;孙红辉 - 无锡江南计算技术研究所
  • 2019-09-06 - 2021-08-10 - G06F12/0875
  • 本发明公开了一种可同时支持多套Cache数据私有段动态设置的方法,包括步骤S1、确定目标数据Cache中需要设置的n套私有段数据位置地址,为各个私有段数据设置相对应的n套第一私有段寄存器;S2、在目标数据Cache中分别设置与每套私有段数据相对应的第一比较器、第二比较器;S3、按一定规则对需要写入Cache中的数据行进行判断,来确定其是否具有“私有段标准”;S4、确认符合“私有段标准”后,在指令Cache中生成私有段设置指令;S5、设置指令发射规则判断器,对指令Cache内的指令执行情况进行判断;S6、确认在指令Cache内排列在私有段设置指令前的指令全部执行结束后,开始执行私有段设置指令,将需要写入Cache中的数据行写入与对应的私有段位置地址相联的数据Cache中。
  • 虚拟地址确定方法及装置、处理器、存储介质-201810005947.X
  • 劳咏仪 - 华为技术有限公司
  • 2018-01-03 - 2021-07-16 - G06F12/0875
  • 本申请公开了一种虚拟地址确定方法及装置、处理器、存储介质,属于处理器技术领域。该方法包括:从待获取的目标指令的上一指令的指令空间中读取目标指令的低位地址,目标指令的低位地址为将该上一指令写入一级指令缓存之前计算得到并存储在该上一指令的指令空间中的地址;确定目标指令的剩余地址,目标指令的剩余地址的宽度与目标指令的低位地址的宽度之和等于该上一指令的虚拟地址的宽度;将目标指令的低位地址与目标指令的剩余地址合并,得到目标指令的虚拟地址。本申请有助于解决确定虚拟地址的时延较大,处理器的处理速度较慢的问题,减小确定虚拟地址的时延,提高处理器的处理速度。
  • 处理器、处理系统和用于指令执行的方法-201680008156.1
  • P·潘迪;M·维吉;S·查卡拉巴蒂;K·C·兹姆德兹恩司基 - 英特尔公司
  • 2016-02-22 - 2021-06-22 - G06F12/0875
  • 指令和逻辑用于在安全飞地页面高速缓存(EPC)中使进程分叉和建立子飞地。指令为分配给父进程和子进程的飞地的安全存储指定地址以存储安全飞地控制结构(SECS)数据、应用数据、代码等等。处理器包括EPC以存储父进程和子进程的飞地数据。父的实施例可以执行,或系统可以执行指令以将父SECS复制到子的安全存储、初始化唯一子ID并且链接到父SECS/ID。子的实施例可以执行,或系统可以执行指令以将页面从父飞地复制到子飞地,其中父飞地和子飞地具有相同密钥,如果被中断,则将EPC映射的条目设置为部分完成,并且记录子飞地中的页面状态。因此可以恢复复制。
  • 基于MIPS多核处理器的内存缓冲区回收方法-201810061970.0
  • 刘涛;李曙光 - 普天信息技术有限公司
  • 2018-01-23 - 2021-06-18 - G06F12/0875
  • 本申请提供了一种基于MIPS多核处理器的内存缓冲区回收方法,该方法包括:当网络设备上的任一外设模块接收到数据包时,将该数据包存储在该外设模块对应的实际数据包缓冲区内存中,并记录存储数据包的数据包地址;第一CPU核查询外设模块的状态,当确定任一外设模块接收到数据包,且由本CPU核处理时,根据该外设模块存储数据包的数据包地址读取对应的数据包进行处理,并控制该外设模块之外的外设模块发送处理后的数据包;当完成数据包发送后,获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识,并调用该标识对应的内存缓冲区回收函数,进行内存缓冲区数据的回收。该方法能够提高缓冲区数据回收的效率。
  • CPU的ICACHE指令缓存区异常定位方法、系统、终端设备及介质-202011303846.4
  • 邹天翔;胡胜发 - 广州安凯微电子股份有限公司
  • 2020-11-19 - 2021-02-02 - G06F12/0875
  • 本发明公开了一种CPU的ICACHE指令缓存区异常定位方法、系统、终端设备及计算机可读存储介质,所述方法包括从获取的能覆盖ICACHE指令缓存区所有位置逻辑计算指令组合中任选一条逻辑计算指令,将该条逻辑计算指令的机器码重复并顺序写入外部存储区的程序执行区域,并从程序执行区域的起始位置循环执行两次;按照所选逻辑计算指令的执行操作,执行逻辑计算指令组合中的剩余逻辑计算指令,当任意一条逻辑计算指令的执行结果中存在异常时,判定ICACHE指令缓存区存在异常。本发明提供的异常定位方法,使CPU在执行程序序列时能完全覆盖到ICACHE指令缓存区的每个单元每一个位,从而快速判断ICACHE指令缓存区域是否存在异常,提高了判断结果的精确度,且程序运行快,占用空间少。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top