[发明专利]一种电路ID生成方法有效

专利信息
申请号: 201710639133.7 申请日: 2017-07-31
公开(公告)号: CN107451361B 公开(公告)日: 2020-05-05
发明(设计)人: 聂廷远;马君玉;高久顼;王培培 申请(专利权)人: 青岛理工大学
主分类号: G06F30/39 分类号: G06F30/39
代理公司: 北京科亿知识产权代理事务所(普通合伙) 11350 代理人: 汤东凤
地址: 266033*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 电路 id 生成 方法
【说明书】:

发明公开了一种电路ID生成方法,具体步骤是:(1)、先获得待识别电路的物理设计,提取电路描述信息:电路名称,电路功能描述,宏模块(macro)百分比;(2)、根据电路文件中的元件(或功能模块)及它们之间的连接关系生成复杂网络描述矩阵,从中提取复杂网络特征参数:网络平均度,网络总节点数,网络总边数,网络平均最短路径,网络平均集聚系数;(3)、将步骤1和步骤2得到的电路与复杂网络信息进行融合,生成电路描述字符串;(4)、对步骤3中获得的电路描述字符串进行单向加密函数处理,获得信息摘要;(5)、步骤4中获得的信息摘要(二进制信息)即为电路ID;本发明具有普遍性、电路识别能力强、安全性高等优点。

技术领域

本发明涉及的是一种电路ID生成方法。

背景技术

随着半导体和集成技术的不断发展进步,片上系统(SOC)已成为超大规模集成电路设计的主要发展方向,集成电路(IC)已广泛应用于多种电子设备中。在现实应用中,为保护集成电路设计者/拥有者的知识产权,进行集成电路识别与验证是必要的。

发明内容

本发明的目的在于针对现有技术的缺陷和不足,提供了一种电路ID生成方法,可以对集成电路进行识别和验证,减少可能侵犯集成电路设计者/拥有者的知识产权纠纷。

为实现上述目的,本发明采用的技术方案是:

一种电路ID生成方法,具体步骤是:

1、先获得待识别电路的物理设计,提取电路描述信息:电路名称,电路功能描述,宏模块(macro)百分比;

2、根据电路文件中的元件(或功能模块)及它们之间的连接关系生成复杂网络描述矩阵,从中提取复杂网络特征参数:网络平均度,网络总节点数,网络总边数,网络平均最短路径,网络平均集聚系数;

3、将步骤1和步骤2得到的电路与复杂网络信息进行融合,生成电路描述字符串;

4、对步骤3中获得的电路描述字符串进行单向加密函数处理,获得信息摘要;

5、步骤4中获得的信息摘要(二进制信息)即为电路ID。

本发明提出了基于电路和其对应复杂网络的电路ID生成方法,首先获得电路的描述信息:电路名称,和电路功能描述,宏模块(macro)百分比。然后生成待识别电路的复杂网络描述矩阵,从中计算复杂网络特征参数:网络平均度,网络总边数,网络总节点数,网络平均最短路径,网络平均集聚系数。将得到的电路描述信息与复杂网络特征信息进行融合,最后通过单向加密函数处理得到电路ID。该方法生成的电路ID碰撞概率低,安全性高。

采用上述结构后,本发明的有益效果为:

1、具有普遍性,本发明提出的电路ID生成方法可适用于整个电路或某个电路模块,可对不同设计方法、不同工艺下的集成电路描述数据文件(HDL、网表、版图等格式)提取电路描述信息和复杂网络特征信息。

2、电路识别能力强,本发明生成的电路描述字符串包括电路信息和其对应的复杂网络信息,不同的集成电路电路描述字符串具有较大的差异性。

3、安全性高,本发明利用单向加密函数处理获得电路ID,碰撞概率低,因此安全性高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1是本发明中电路ID生成过程的流程图;

图2是本发明中利用电路物理设计提取电路描述信息的流程图;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于青岛理工大学,未经青岛理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710639133.7/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 一种T型三电平通用等效受控源模型建模方法-202310921811.4
  • 程煜;李先允;程爽;郑雨萱;梁自鑫 - 南京工程学院
  • 2023-07-25 - 2023-10-24 - G06F30/39
  • 本发明提供了一种T型三电平通用等效受控源模型建模方法,本发明针对新能源系统,首先基于电路平均法,将原变流器拓扑中的开关元件用受控源代替,完成T型三电平的数学模型建立,之后利用数学模型形成构网型VSG(虚拟同步机)控制的状态空间模型。通过该方法,有效地将多电平应用到构网型VSG控制中,摆脱了传统两电平三相PWM逆变的光伏系统存在谐波大、效率低等问题。并很好地避免了T型三电平分析中开关管过多,分析困难等问题,且等效后的受控源系统,与原T型三电平拓扑具有相同的输出特性,具有很好的代表性。
  • 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置-201710882024.8
  • 刘如淦;张世明;周硕彦;赖建文;赵增勤 - 台湾积体电路制造股份有限公司
  • 2017-09-26 - 2023-10-24 - G06F30/39
  • 一种优化晶圆制程模拟的方法,包括建立用于模拟在晶圆中制造结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作,且还包括测试该结构的操作,此操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围,以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的期间,每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数,或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。
  • 加速门层级模拟的方法与设备-201710992362.7
  • 於之元;李文仁;黄柏毅;刘布仑;黄智强 - 台湾积体电路制造股份有限公司
  • 2017-10-23 - 2023-10-24 - G06F30/39
  • 本发明实施例涉及加速门层级模拟的方法与设备。本发明实施例涉及一种方法,其包含:提供电路设计的寄存器转移层级RTL描述;通过将所述RTL描述转译成门层级接线对照表而提供多个RTL到门层级映射细节;提供一或多个输入/输出I/O变量作为刺激以模拟所述电路设计的所述RTL描述;在指定时间周期的开始时间从所述经模拟RTL描述检索多个内部操作值,其中所述指定时间周期小于完成全尺寸模拟所需的时间周期;将所述经检索内部操作值映射到所述门层级接线对照表的对应门层级节点;在所述指定时间周期的所述开始时间从所述I/O变量检索多个I/O值;及基于所述经映射内部操作值及所述经检索I/O值而在所述指定时间周期内以门层级模拟所述电路设计。
  • 电子自动化设计软件的命令配置方法、装置、设备及介质-202311169017.5
  • 齐曼玉;张小珏;李乐逊;相宇;朱盘龙 - 深圳鸿芯微纳技术有限公司
  • 2023-09-12 - 2023-10-20 - G06F30/39
  • 本申请提供了电子自动化设计软件的命令配置方法、装置、设备及介质,方法包括:获取用户端输入的电子自动化设计软件的待配置命令以及所述待配置命令相对应的待配置参数;在抽象语法树中检测是否存在所述待配置命令;若否,则基于yaml编写语言对所述待配置命令的待配置参数的类型、取值范围以及配置信息进行约束配置,以使完成对所述待配置命令的配置;若是,则基于所述待配置参数以及抽象语法树中的所述待配置命令相对应的参考配置参数对所述用户端输入的所述待配置参数的合法性进行检验,将确定出来的检验结果向所述用户端进行展示。从而提高了对于配置命令进行配置的效率以及便捷性,且提高了对配置命令进行配置的准确性。
  • 一种开式YNd接线配电变压器三相模型建立方法-202310849918.2
  • 姚玉斌;李震 - 大连海事大学
  • 2023-07-11 - 2023-10-20 - G06F30/39
  • 本发明公开了一种开式YNd接线配电变压器三相模型建立方法,根据连接组别分别建立开式YNd1与YNd1、开式YNd3与YNd3、开式YNd5与YNd5、开式YNd7与YNd7、开式YNd9与YNd9、开式YNd11与YNd11的关系,通过开断矩阵建立不同开断相情况下各种组别开式YNd接线变压器的电压(电流)关联矩阵与对应组别YNd接线变压器的电压(电流)关联矩阵的联系,借助YNd接线变压器的节点导纳矩阵形成方法就能得到不同开断相情况下各种组别的开式YNd接线变压器的节点导纳矩阵。这样就解决手工推导开式YNd接线变压器的节点导纳矩阵比较繁琐且易出错的问题,提高了开式YNd接线变压器三相建模的效率。
  • 一种三维几何内核的芯片3D设计方法及系统-202311008069.4
  • 王嘉诚;张少仲 - 中诚华隆计算机技术有限公司
  • 2023-08-11 - 2023-10-20 - G06F30/39
  • 本发明公开了一种三维几何内核的芯片3D设计方法及系统,属于集成电路技术领域,所述方法包括:构建三维几何内核,利用第一生成对抗网络GAN生成芯片初步三维几何模型;通过使用第二生成对抗网络GAN基于多物理场耦合分析,对初步三维几何模型的参数进行优化,第二GAN为局部优化过程;对局部优化设置判决条件,在触发判决条件后进入空间可视化判决状态;设计人员在空间可视化场景下调整器件参数,在调整完成后,选择迭代流向;对芯片三维几何模型进行多次迭代优化后,得到最终的芯片三维几何模型,将最终芯片3D设计导出为通用的CAD格式。本发明的基于智能技术芯片3D设计方法能全面提升设计效率和优化性能。
  • 集成电路开发系统、集成电路开发方法以及集成电路-201911311385.2
  • 陈志通;何撒迦;吴鸿昌;陈信辰 - 瑞昱半导体股份有限公司
  • 2019-12-18 - 2023-10-13 - G06F30/39
  • 本发明涉及一种集成电路开发系统、集成电路开发方法以及集成电路。该集成电路开发系统包含集成电路以及可编程电路。可编程电路用以执行硬件电路的功能,其中功能欲被加至集成电路。集成电路包含存储器以及第一电路。存储器用以储存计算机程序代码。计算机程序代码包含第一部分以及第二部分。第一电路以及可编程电路用以分别执行计算机程序代码的第一部分以及第二部分,以产生模拟结果。模拟结果用以验证硬件电路的功能及计算机程序代码的第二部分中的至少一者。
  • 一种用于模拟版图设计中的阱区域规划方法-202310951773.7
  • 仝明磊;李易婉 - 上海电力大学
  • 2023-07-31 - 2023-10-10 - G06F30/39
  • 本发明提供一种用于模拟版图设计中的阱区域规划方法,涉及模拟IC版图设计自动化,深度学习以及计算机视觉领域,包括:步骤S1、将初始布局版图提取为包含有阱覆盖模块和未覆盖模块的大小规则的图片,作为初始数据图像;步骤S2、利用即时分割算法对初始数据图像中的阱覆盖模块进行分割,生成阱区域的大致轮廓;步骤S3、利用基于传统图像处理方法的启发式生成算法对阱区域进行优化处理,使阱区域符合工艺设计规则。本方法采用“即时分割算法+启发式生成算法”的流程来进行阱区域规划,使得模拟版图自动化设计中阱区域的自动化生成更为快捷有效。
  • 超大像元面积制冷型红外焦平面读出电路的设计方法-202310428726.4
  • 袁媛;喻松林;杨斯博;岳冬青 - 中国电子科技集团公司第十一研究所
  • 2023-04-20 - 2023-10-03 - G06F30/39
  • 本申请公开了一种超大像元面积制冷型红外焦平面读出电路的设计方法,包括:将红外焦平面每一个超大像元均分为n×n子像元矩阵;为任一超大像元的各子像元,配置相应的子像元像素级积分电路;在任一超大像元内,以各子像元像素级积分电路的积分结果作为各子像元的积分信号,并将各积分信号进行累加后作为该超大像元的红外积分信号;为各子像元,配置像素级逻辑控制电路,以使得各超大像元中的各子像元独立积分可控、盲元定位以及盲元剔除;根据所需的工作模式,配置读出电路工作时序,完成版图设计。本申请实施例能够大大降低超大像元面积红外探测器盲元率,提高红外探测器的可靠性、灵活性和集成度。
  • 一种基于老化模型的抗故障注入传感器设计方法-202310551628.X
  • 李磊;赵增欣;张翔;张润鲁;姚冠军;白洁欣 - 电子科技大学
  • 2023-05-16 - 2023-10-03 - G06F30/39
  • 本发明公开了一种基于老化模型的抗故障注入传感器设计方法,包括以下步骤:S1、搭建缓冲器链:包括延迟产生单元以及延迟采集单元;S2、采集缓冲器链相变信息:记录较上一个触发器输出发生翻转的D触发器的编号FNi,并平均处理,记为AFN;S3、对传感器电路进行老化仿真,得到不同老化情况下AFN的变化以及AFN与置信区间的对应关系,并由此制成查找表;S4、实时检查更新AFN,根据不同的AFN从查找表中动态调整置信区间;S5、当前AFN值超出以AFNN为中心的置信区间范围时,发出警报。本发明提出了一种新的缓冲器链结构以及一种新的自适应老化校准机制,不需要第二个传感器进行辅助,简化传感器结构,减少传感器所用的器件数量,减少其在芯片中所占面积。
  • 极高场磁共振成像系统多通道偶极子线圈及设计方法-202310634446.9
  • 王为民;孙有恒 - 北京大学深圳研究生院;北京大学
  • 2023-05-31 - 2023-10-03 - G06F30/39
  • 本发明公布了一种极高场磁共振成像系统多通道偶极子线圈及设计方法,包括多个有源偶极子天线单元、多个无源偶极子天线单元和由多个有源偶极子天线单元与多个无源偶极子天线单元所组成的圆形阵列结构;有源偶极子天线单元与有源偶极子天线单元的结构相同,采用分段式结构;断开处由电容连接;通过调节电容大小可以灵活调节天线的谐振频率,提高调谐效率;将无源偶极子天线单元置于相邻有源偶极子天线单元之间用于解耦合;通过调节距离调节解耦合效果。本发明能够有效改善射频场的均匀性、降低磁共振成像过程中的SAR值并且有效改善相邻通道偶极子天线单元的隔离度。
  • 一种直流输电送端交流系统的振荡风险灵敏度分析方法-202310796506.7
  • 王顺亮;傅美霓;马俊鹏;周诗丁;张芮;张岩;孙成;刘天琪 - 四川大学
  • 2023-06-30 - 2023-09-29 - G06F30/39
  • 本发明公开一种直流输电送端交流系统的振荡风险灵敏度分析方法,首先将直流输电送端交流网络发生的振荡进行分类,分为局部振荡和非局部振荡;根据实际工程直流送端交流网架结构,确定并搭建等值交流网简化络模型;根据实际情况和等值交流网简化络模型,建立电力系统复杂网络加权网络模型;定义振荡风险特征指标,通过基于电力系统复杂网络加权网络模型的振荡风险指标能进行灵敏度分析。本发明提出的振荡风险特征指标,只需建立电力系统的复杂网络加权模型,通过灵敏度算法即可得出系统网络结构和参数对振荡风险的灵敏度关系;易于实施且实用性强,更有利于工程实践。
  • 数据拼接模块及数据传递方法、介质、电子设备、芯片-202310982288.6
  • 张学利;刘柯 - 深圳云豹智能有限公司
  • 2023-08-07 - 2023-09-22 - G06F30/39
  • 本申请涉及数据拼接模块及数据传递方法、介质、电子设备、芯片,包括:接收第一数据和invld信号,所述invld信号指示所述第一数据的高位无效字节数;根据所述invld信号对所述第一数据进行逐级左移,移除所述第一数据中的高位无效字节,得到第二数据;根据pos信号对第二数据进行逐级右移,获得第三数据,使得所述第三数据中的有效字节与所述pos信号指示的地址对齐,其中所述POS信号用于指示所述第一数据的有效数据在数据缓存单元中的存储地址;将所述第三数据的有效字节存储至所述数据缓存单元中;其中,当数据缓存单元中填满有效数据时,输出缓存数据。本申请能够降低芯片的成本和功耗,减少走线。
  • 集成电路设计和/或制造-201810962263.9
  • 珍·卢克·佩洛依 - ARM有限公司
  • 2018-08-22 - 2023-09-22 - G06F30/39
  • 本公开涉及集成电路设计和/或制造。一种生成集成电路的电路块的布局的计算机实现的方法,包括:接收限定电路块的逻辑操作的输入数据;访问提供多个候选单元的单元库;针对输入数据,确定要用于实现电路块的一组单元,单元限定要在基板上制造的电路元件;以及通过以下步骤来生成布局:采用放置布线工具确定该组单元的放置,并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接,其中,多个金属层包括覆盖单元的最低金属层以及覆盖最低金属层的一个或多个其他金属层,单元的接口端点被提供在最低金属层内;其中,确定布线路径的步骤包括确定一组两个或多个单元的接口端点之间的布线路径。
  • 用于硬件仿真加速器的连接装置-202322208398.5
  • 徐贤哲 - 英诺达(成都)电子科技有限公司
  • 2023-08-17 - 2023-09-22 - G06F30/39
  • 本公开提供一种用于硬件仿真加速器的连接装置。所述连接装置包括:接口板卡及其适配器;所述接口板卡的第一端口连接到所述硬件仿真加速器的外设连接器;所述接口板卡的第二端口连接到所述适配器的第一端口;所述适配器的第二端口连接到仿真测试辅助设备;其中,所述接口板卡的第二端口被设置为与所述适配器的第一端口具有相同数量和对应结构的引脚。
  • 一种基于自动控制原理的碱性电解槽动态模型建模方法-202310337729.7
  • 胡晓磊;郭小强;丁凡钦;吕沐茁;孔寒冰;章仕起;刁乃哲 - 燕山大学
  • 2023-03-31 - 2023-09-19 - G06F30/39
  • 本发明公开了一种基于自动控制原理的碱性电解槽动态模型建模方法,属于制氢技术领域。在MATLAB软件中搭建碱性电解槽的仿真模型,并在一定条件下进行仿真测试,记录特定的时间参数和仿真动态曲线;应用自动控制原理中典型二阶系统阶跃信号的过阻尼响应对碱性电解槽的仿真动态曲线进行等效拟合,得到碱性电解槽的等效传递函数;将仿真中读取的时间带入典型二阶系统的单位阶跃响应时域函数中,得到等效传递函数的极点;对等效传递函数进行附加闭环零点校正,得到最终的等效传递函数;在合适的范围内选取零点使等效系统的单位阶跃响应和仿真曲线拟合更准确;根据自动控制原理和基础电路原理将最终的等效传递函数表示成碱性电解槽的等效电路。
  • 一种基于gds文件的引脚提取方法及系统-202310184634.6
  • 张金辉;戴维 - 上海合见工业软件集团有限公司
  • 2023-03-01 - 2023-09-15 - G06F30/39
  • 本发明涉及电子设计自动化技术领域,特别是涉及一种基于gds文件的引脚提取方法及系统,其通过用户指定引脚所在层的第一层标签和第一数据类型标签,对gds文件进行解析得到D个结构体,每个结构体中包括多个几何图形组;当同一个几何图形组中的所有几何图形的第二层标签、第二类型标签分别与用户指定的第一层标签和第一类型标签相同时,判定相应的几何图形组为引脚,包括该几何图形组的结构体为元件,遍历所有几何图形组,判定相应的几何图形组是否为引脚,且重新生成引脚对应的新建焊盘,使几何图形相同的引脚引用相应的新建焊盘,解决了将gds文件导入目前已知的工具中,只有图形信息,没有元件、引脚、焊盘的技术问题。
  • 一种微带天线的设计方法及相关装置-202310725511.9
  • 余勇;钟少恒;陈锦荣 - 广东电网有限责任公司;广东电网有限责任公司佛山供电局
  • 2023-06-19 - 2023-09-12 - G06F30/39
  • 本申请公开了一种微带天线的设计方法及相关装置,包括:确定待设计的微带天线的目标工作频率,并根据目标工作频率选取用于设计微带天线的初始单元的形状类型和初始尺寸;测试当前的微带天线的工作频率,根据工作频率与目标工作频率的差值调整初始尺寸直至差值小于预设阈值,得到初始单元的设计尺寸;基于设计尺寸,按照预设的比例因子对初始单元进行自相似式的迭代,得到n维分形结构的微带天线,同时通过仿真工具测试n维分形结构的微带天线的工作频率;将n维分形结构的微带天线的工作频率与目标工作频率进行比较,确定最终迭代次数以及对应的分形结构的设计维数。从而解决了现有微带天线的设计方法工作量大且生成的微带天线性能较差的问题。
  • 一种线圈类设备的等效电路构建方法-202310804841.7
  • 金亮;祝登锋;杨承晓 - 河北工业大学
  • 2023-07-03 - 2023-09-05 - G06F30/39
  • 本发明提供了一种线圈类设备的等效电路构建方法,包括如下步骤:S1:收集并整理连续层式线圈类设备的相关数据;S2:以线圈的层为划分单元,进行电磁场模拟;S3:根据模拟结果,简化模型复杂度;S4:提取电路参数,生成等效电路模型的网表文件,并将电路参数与网表文件导入电路仿真软件;S5:使用电路仿真软件求解得到,线圈类设备的等效电路。本发明有益效果:简化了模型构建过程,降低了计算复杂度。通过以线圈层为划分单元进行电磁场模拟,简化了连续式线圈类设备的等效电路模型,提高了计算效率。
  • 量子芯片版图中元件图组的构建方法、系统-202210174336.4
  • 张宇;李孜怡;李舒啸;郑世杰;熊秋锋 - 本源科仪(成都)科技有限公司
  • 2022-02-24 - 2023-09-05 - G06F30/39
  • 本申请公开了量子芯片版图中元件图组的构建方法、系统,属于量子计算技术领域。针对量子芯片版图绘制过程中元件图组构建不方便的问题,本申请提供的构建方法通过先确定用于量子芯片版图的元件图,然后分别确定位于各所述元件图上的参考点,再根据约束条件确定所述参考点之间的目标相对位置,然后根据所述目标相对位置移动所述元件图,最后基于经移动的所述元件图生成所述元件图组。本申请利用确定的参考点实现元件图之间的准确拼接组合,具有对准、对齐的特点,从而避免元件图之间的相对位置产生偏差。
  • 用于生成数据处理模型和版图的方法、设备和存储介质-202010108722.4
  • 请求不公布姓名 - 全芯智造技术有限公司
  • 2020-02-21 - 2023-09-05 - G06F30/39
  • 根据本公开的示例实施例,提供了用于生成数据处理模型和版图的方法、设备和计算机可读存储介质。用于生成数据处理模型的方法包括获取第一半导体工艺的第一数据集,第一数据集包括与所述第一半导体工艺相关的第一样本版图的图案信息。该方法还包括获取第二半导体工艺的第二数据集,第二数据集包括与第二半导体工艺相关的第二样本版图的图案信息,第一半导体工艺和第二半导体工艺具有至少一个取值相同的属性。该方法进一步包括通过将第一数据集作为原始数据,以及将第二数据集作为目标数据,确定用于生成预测版图的数据处理模型,预测版图与第二半导体工艺相关。以此方式,可以预测新工艺的版图,从而减小新工艺开发的时间和成本。
  • 在集成电路版图中生成共面波导图形的方法、介质及设备-202210170396.9
  • 熊秋锋;李舒啸;宋金峰;李孜怡;张宇;郑世杰 - 本源科仪(成都)科技有限公司
  • 2022-02-23 - 2023-09-01 - G06F30/39
  • 本发明公开了一种在集成电路版图中生成共面波导图形的方法、介质及设备。该方法包括:确定集成电路版图中用于生成共面波导图形的辅助线;以辅助线为中心线生成共面波导图形;在共面波导图形生成后删除对应的辅助线。以辅助线为中心线生成共面波导图形的步骤包括:以辅助线为中心线分别生成宽度为第一距离的第一导体图形和宽度为第二距离的第二导体图形,第一距离大于所述第二距离;删除第一导体图形和第二导体图形重叠的部分得到共面波导图形。通过上述方式,本发明能够自动生成共面波导图形,提高版图绘制的效率和精确度。
  • 删除PCB设计图中背钻孔的方法、装置、设备和存储介质-201910795765.1
  • 温地仓 - 京信网络系统股份有限公司
  • 2019-08-27 - 2023-09-01 - G06F30/39
  • 本申请涉及一种删除PCB设计图中背钻孔的方法、装置、设备和存储介质。其中,方法包括从PCB设计图中获取各待检测过孔的参数;根据参数中的背钻状态参数,从各待检测过孔中筛选得到背钻孔,进而从PCB设计图中删除背钻孔。基于此,可解决传统技术无法直接选择背钻孔的问题,无需手动查找和选择背钻孔,避免繁锁的筛选和查找操作,快速删除背钻孔,提高效率且避免背钻孔漏删,减少后续产品开发的隐患及制作散热齿或散热底座的成本,提高PCB产品开发效率。
  • 贴装程序ECN的设计方法、装置、电子设备及存储介质-202011139311.8
  • 刘继硕;郄国亮;黄越;钱胜杰 - 上海望友信息科技有限公司
  • 2020-10-22 - 2023-09-01 - G06F30/39
  • 本发明公开了一种贴装程序ECN的设计方法、装置、电子设备及存储介质,该方法包括:获取新贴装程序的BOM文件和旧贴装程序;根据所述BOM文件中的位号和所述旧贴装程序中的位号确定位号比对关系;根据所述位号比对关系、所述BOM文件中的料号与所述旧贴装程序中的料号的对应关系确定所述旧贴装程序变更为新贴装程序的变更状态;根据所述变更状态生成所述旧贴装程序变更为所述新贴装程序的ECN变更需求。本发明的方法梳理了各类ECN变更需求,自动修改旧贴装程序,得到新贴装程序,用以生产新产品,在保证新程序准确性的同时,提高制造效率,由此既提升了质量,又节省了成本,从而为企业创造出更多利润。
  • 一种基于逐位计算的存内计算方法以及存内计算阵列-202310376046.2
  • 黄科杰;陈杨;王文威;沈海斌 - 浙江大学
  • 2023-04-10 - 2023-08-29 - G06F30/39
  • 本发明公开了一种基于逐位计算的存内计算方法以及存内计算阵列。方法中,按照高位到低位的次序,依次将单位特征矩阵中特征向量作为输入并与权重向量相乘获得对应的乘加结果,根据每次输入对应的乘加结果进行一次输出结果的计算,直至计算至最低位,根据最后一次的暂存变量直接进行计算,从而实现单位特征矩阵的乘加运算。存内计算阵列中,按照高位到低位的次序依次将单位特征矩阵中特征向量输入到积分器中,积分器将输入特征向量与权重向量相乘后的结果转换为电流后并发送给逐位模数转换器,逐位模数转换器中依次计算并输出各位的输出结果。本发明提高了计算并行度,并具备提前终止计算的能力,提高计算效率,也能够降低片上缓存的设计需求。
  • 一种层叠式大容量信号采集传输系统及其设计方法-202310790407.8
  • 庞俊奇;谭秋林;赵晓玲;于君;董和磊;张磊 - 中北大学
  • 2023-06-30 - 2023-08-29 - G06F30/39
  • 本发明属于信号采集技术领域,公开了一种层叠式大容量信号采集传输系统,包括:依次层叠式设置的转接板、n个采集板、中控板和通信板;各个采集板的电路结构相同;转接板上设置有电路板接口和多个第一板级连接器;第m个采集板上设置有信号采集调理模块、至少n‑m+1第二板级连接器和至少m个第三板级连接器;中控板上设置有信号转换模块、至少一个第四板级连接器和至少一个第五板级连接器;本发明通过板级连接器连接各个电路板,将信号分为多路通过不同的采集板进行处理,提高了系统的信号承载能力和动平衡性能,而且电路设计简单,抗干扰能力强。
  • 一种电容版图设计方法-201910464492.2
  • 孙玉红 - 上海华虹宏力半导体制造有限公司
  • 2019-05-30 - 2023-08-29 - G06F30/39
  • 本发明提供一种电容版图设计方法包括:将虚拟图案制备成电容单元;将所述电容单元放置在虚拟图案的放置区域。本实施例将这些虚拟图案利用起来,并作为电容单元来替代这些没有实际作用的虚拟图案,避免了图案效应问题的发生,还形成了尽可能大的去耦电容,提高了芯片的电气性能,还提高了芯片的利用率。
  • 一种批量更新PCB封装的设计方法、装置和终端设备-202310408834.5
  • 卢克勤;吴健 - 深圳市三旺通信股份有限公司
  • 2023-04-13 - 2023-08-18 - G06F30/39
  • 本申请实施例提供一种批量更新PCB封装的设计方法、装置和终端设备,涉及PCB设计领域,该批量更新PCB封装的设计方法通过获取每个PCB板中每个待更新封装图样修改后的修改封装图样,并将全部修改封装图样保存至指定文件夹;在指定文件夹中创建一文本列表,将全部修改封装图样对应的封装名称列入文本列表中;基于全部修改封装图样和文本列表中全部封装名称对每个待更新封装图样进行更新。本申请不仅可以避免因人工识别选择造成错选、漏选的问题,还可以使PCB封装的纠正更新更加简单,从而可以降低人力成本和时间成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top