[发明专利]一种基于FPGA的数据处理方法及装置

说明书

本发明公开了一种基于FPGA的数据处理方法及装置，能够有效解决现场可编程门阵列FPGA加载配置文件时间过长导致计算机无法识别FPGA内部PCIE的问题。本发明中一种基于FPGA的数据处理方法包括：接收FPGA发送的第一配置文件；按预定规则，对所述第一配置文件进行拆分，得到N个第一配置文件的子文件，并将N个子文件存入对应的N个非易失性存储器中；并行处理N个非易失性存储器中的子文件，得到N个处理子文件；将所述N个处理子文件进行合并，得到第二配置文件；向所述FPGA发送所述第二配置文件，控制所述FPGA进行读取；其中N为自然数。

技术领域

本发明涉及通信技术领域，具体涉及一种基于FPGA的数据处理方法及装置。

背景技术

现场可编程门阵列FPGA由于其高速性和灵活性，成为当今嵌入式系统开发中最热门的关键技术之一，被广泛应用于各个行业领域。FPGA大都基于易失性RAM结构的，下电后配置文件会丢失，所以需要一个非易失性存储器事先将配置文件存储起来，每次上电时加载到FPGA里面去。加载时间通常取决于配置文件的大小，FPGA器件越大，配置文件越大，加载时间也就越长。

在众多当代应用中，嵌入式系统必须满足及其苛刻的时序要求，其中之一就是启动时间，例如计算机设备上的PCI Express(PCIe)接口，系统上电后100ms，系统的根组件就开始扫描总线以便弄清拓扑结构，并在这一过程中进行初始化配置，如果PCIe设备没有准备好响应配置请求，根组件就找不到此PCIe设备，并认为它不存在，该设备将无法加入PCIe总线系统。

目前市场上很多FPGA器件带有PCIe IP核，可以轻松在FPGA内部实现PCIe功能，减少PCB面积。根据计算机PCIe设备的启动时序要求，需要FPGA在100ms内完成配置，针对带有PCIe功能的FPGA快速配置方法目前是将FPGA配置文件放入外部非易失性存储器中，每次上电主动或被动加载配置文件。主动即是FPGA自行读取外部非易失性存储器内部的配置文件并写入内部易失性存储器中；被动即是通过微处理器从外部非易失性存储器读取FPGA配置文件，然后模拟FPGA的加载时序，写入到FPGA内部易失性存储器中。

然而因为使用单个非易失性存储器，这就需要对非易失性存储器带宽要求很高。非易失性存储器分类包括EEPROM和闪存flash，EEPROM容量小、速度慢通常作为硬件设置数据存储器，配置文件的存储需要使用闪存flash；闪存flash分为norflash和nandflash，nandflash容量大通常作为U盘、硬盘等存储工具，而配置文件的存储需要使用norflash；nor flash分为串行SPI flash和并行CFI flash，SPI flash因为是串行的，带宽很低，无法满足快速配置的需求，只有高速的并行CFI flash可以满足需求，但是这类flash价格昂贵，管脚巨多。

发明内容

本发明提供了一种基于FPGA的数据处理方法及装置，能够有效解决现场可编程门阵列FPGA加载配置文件时间过长导致计算机无法识别FPGA内部PCIE的问题。

本发明中一种基于FPGA的数据处理方法包括：

接收FPGA发送的第一配置文件；

按预定规则，对所述第一配置文件进行拆分，得到N个第一配置文件的子文件，并将N个子文件存入对应的N个非易失性存储器中；

并行处理N个非易失性存储器中的子文件，得到N个处理子文件；

将所述N个处理子文件进行合并，得到第二配置文件；

向所述FPGA发送所述第二配置文件，控制所述FPGA进行读取；

其中N为自然数。

可选的，

将所述第一配置文件设置为第一升级配置文件和第一出厂配置文件；