[发明专利]集成电路芯片及其制作方法

说明书

技术领域

本发明涉及集成电路芯片，尤其涉及一种集成电路芯片与外部电路的连接结构和制作方法。

技术背景

随着微电子封装尺寸越来越小，倒装芯片封装逐渐代替传统的导线封装成为主流。

倒装芯片封装利用铜柱加焊料凸块将芯片的电极耦接到封装框架、封装衬底或者电路板。其中芯片可能包括多个电极用于接收或者传输信号。

随着芯片面积越来越小，连接不同电极的相邻金属走线之间的间隙越来越小。此时，芯片若工作于高压高湿的环境中或者芯片自身具有大功率的情况下，很容易在连接不同电极的相邻金属走线之间发生离子迁移现象，从而导致连接不同电极的相邻金属走线之间发生短接，从而导致芯片失效。

因此需要一种技术可以在金属走线相邻间隙越来越小的情况下显著减小或者避免离子迁移现象的发生。

发明内容

本发明一实施例提出了一种集成电路芯片，该集成电路芯片包括：衬底，制作有集成电路和金属层，其中金属层电气耦接至集成电路；钝化层，覆盖在衬底上；通孔，位于钝化层中；再布线层，分布于通孔中和钝化层的部分区域上，通过通孔电气耦接至金属层，再布线层具有上表面和侧面；第一介质层，分布在再布线层的上表面和侧面，第一介质层具有上表面和侧面；以及第二介质层，分布在第一介质层上表面的部分区域、侧面以及钝化层的剩余区域。

本发明一实施例提出了一种集成电路芯片，该集成电路芯片包括：衬底，制作有集成电路和金属层，其中金属层电气耦接至集成电路；钝化层，覆盖在衬底上；第一连接单元和第二连接单元，每个连接单元各包括：通孔，分布在钝化层中；再布线层，分布于通孔中和钝化层的部分区域上，通过通孔电气耦接至金属层，再布线层具有上表面和侧面；以及第一介质层，覆盖在再布线层的上表面和侧面，第一介质层具有上表面和侧面；以及第二介质层，覆盖在第一介质层上表面的部分区域、侧面以及钝化层的剩余区域上。

本发明一实施例提出了一种制造集成电路芯片的方法，该方法包括：在制作有集成电路和金属层的衬底上形成钝化层；在钝化层中形成通孔；在钝化层表面的部分区域以及通孔中形成再布线层；以化学镀的方法在再布线层的上表面和侧面形成第一介质层；以及在第一介质层上以及钝化层表面的剩余区域上形成第二介质层。

根据本申请提供的集成电路芯片及其制作方法，通过给再布线层的上表面和侧面电镀第一介质层，且在第一介质层上表面的部分区域以及钝化层的部分区域覆盖第二介质层，阻止了再布线层离子迁移，并且可以有效的防止不同焊接凸起结构由于变形或者溅落所导致的短路现象。

附图说明

为了更好的理解本发明，将根据以下附图对本发明的实施例进行描述。这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。

图1给出了根据本发明一实施例的集成电路芯片100的局部示意图。

图2给出了根据本发明另一实施例的集成电路芯片200的局部示意图。

图3给出了根据本发明又一实施例的集成电路芯片300的局部示意图。

图4-16给出了制作如图1所示集成电路芯片100的流程剖面图。

不同示意图中的相同的附图标记表示相同或者相似的部分或特征。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本发明。在其它实施例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。