[发明专利]一种数据解码电路及数据解码方法有效
| 申请号: | 201610080712.8 | 申请日: | 2016-02-05 |
| 公开(公告)号: | CN105760800B | 公开(公告)日: | 2018-05-25 |
| 发明(设计)人: | 徐伟人;杨金辉;高鹰;龚宗跃;顾申 | 申请(专利权)人: | 大唐微电子技术有限公司;大唐半导体设计有限公司 |
| 主分类号: | G06K7/10 | 分类号: | G06K7/10;G06K7/00 |
| 代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 胡艳华;栗若木 |
| 地址: | 100094*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 数据解码电路 计数器 解码电路 上升沿检测电路 数据生成电路 数据同步时钟 处理电路 动态调整 检测电路 生成电路 数据解码 停顿周期 速率和 误码率 | ||
1.一种数据解码电路,包括:
第一计数器,用于对接收到的具有停顿周期的射频信号为高电平时进行计数,将计数结果输出给停顿周期处理电路;
第二计数器,用于对所述射频信号为低电平时进行计数,将计数结果输出给所述停顿周期处理电路;
上升沿检测电路,用于对所述射频信号和接收到的第一载波时钟进行处理,获取停顿周期上升沿信号和滤除所述停顿周期间载波时钟后的第二载波时钟;
所述停顿周期处理电路,用于根据所述射频信号的速率选择所述第一计数器或所述第二计数器的计数结果,根据所选的计数结果和对应速率的停顿周期的指定值生成调整参数;
数据同步时钟生成电路,用于根据所述停顿周期上升沿信号和所述第一载波时钟生成数据同步时钟信号,将所述数据同步时钟信号输出给数据生成电路;
帧起始结束检测电路,用于根据所述停顿周期上升沿信号和所述第二载波时钟检测帧起始结束信号,将所述帧起始结束信号输出给所述数据生成电路;
所述数据生成电路,用于根据所述数据同步时钟信号和所述帧起始结束信号采样待解码的数据。
2.如权利要求1所述的数据解码电路,其特征在于:
所述第一载波时钟为13.56MHz。
3.如权利要求1所述的数据解码电路,其特征在于:
所述停顿周期处理电路,根据所述射频信号的速率选择所述第一计数器或所述第二计数器的计数结果包括:若所述射频信号的速率为106kbps或212kbps,则选择所述第一计数器的计数结果;若所述射频信号的速率为424kbps或848kbps,则选择所述第二计数器的计数结果。
4.如权利要求1所述的数据解码电路,其特征在于:
上升沿检测电路,对所述射频信号和接收到的第一载波时钟进行处理,获取停顿周期上升沿信号和滤除所述停顿周期间载波时钟后的第二载波时钟包括:对所述射频信号进行采样得到第一级数据信号,再对所述第一级数据信号进行采样得到第二级数据信号,将所述第二级数据信号取反然后和所述第一级数据信号进行与操作得到所述停顿周期上升沿信号;将所述第一载波时钟和所述第一级数据信号进行与操作得到所述第二载波时钟。
5.如权利要求1所述的数据解码电路,其特征在于:
所述数据同步时钟生成电路,根据所述停顿周期上升沿信号和所述第一载波时钟生成数据同步时钟信号包括:检测到所述停顿周期上升沿信号时变化所述数据同步时钟的电平,在所述停顿周期间高电平从0开始计数,计到第一指定基本时间单位时清零,同时变化所述数据同步时钟的电平,然后循环计数。
6.如权利要求1-5任一项所述的数据解码电路,其特征在于:
所述帧起始结束检测电路,用于根据所述停顿周期上升沿信号和所述第二载波时钟检测帧起始结束信号包括:检测到每一个停顿周期上升沿信号时,将所述帧起始结束信号置位为接收使能,在所述停顿周期间高电平从0开始计数,所述停顿周期为低电平时计数清零,当计数值大于第二指定基本时间单位时,将所述帧起始结束信号置位为接收结束。
7.一种数据解码的方法,应用于如权利要求1-6任一项所述的数据解码电路,包括:
接收具有停顿周期的射频信号;
根据所述射频信号的速率采用对应的方式对所述停顿周期进行计数,根据计数结果生成调整参数;
根据所述调整参数对所述射频信号进行解码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大唐微电子技术有限公司;大唐半导体设计有限公司,未经大唐微电子技术有限公司;大唐半导体设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610080712.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:闪光灯自适应控制电气配电柜
- 下一篇:一种数据处理方法及电子设备





