[发明专利]具有共享反相器的低面积触发器

权利要求书

1.一种触发器，其包括：

三态反相器，其被配置为接收触发器输入、时钟输入和反相时钟输入；

主控锁存器，其被配置为接收所述三态反相器的输出，所述主控锁存器包括公用反相器；

输出反相器，其耦合到所述公用反相器并且被配置为生成触发器输出；以及

伺服锁存器，其耦合到所述主控锁存器，所述伺服锁存器包括伺服三态反相器，所述伺服三态反相器被配置为接收所述公用反相器的输出，其中所述公用反相器在所述主控锁存器与所述伺服锁存器之间被共享，并且所述公用反相器被配置为接收所述伺服三态反相器的输出。

2.根据权利要求1所述的触发器，进一步包括时钟反相器，所述时钟反相器被配置为响应于所述时钟输入生成所述反相时钟输入。

3.根据权利要求1所述的触发器，其为正边沿触发的触发器和负边沿触发的触发器中的至少一个触发器。

4.根据权利要求1所述的触发器，其中所述主控锁存器包括：

第一传输门，其被配置为接收所述三态反相器的输出、所述时钟输入和所述反相时钟输入；

主控反相器，其被配置为接收所述三态反相器的输出；以及

第二传输门，其耦合到所述主控反相器并且被配置为接收所述时钟输入和所述反相时钟输入，其中所述公用反相器被配置为接收所述第二传输门的输出。

5.根据权利要求4所述的触发器，其中所述伺服三态反相器被配置为接收所述第一传输门的输出。

6.根据权利要求5所述的触发器，其中所述伺服三态反相器被配置为接收所述时钟输入和所述反相时钟输入。

7.根据权利要求4所述的触发器，其中所述第一传输门的输出等于所述公用反相器的输出，并且所述第二传输门的输出等于所述伺服三态反相器的输出。

8.根据权利要求1所述的触发器，其中所述输出反相器被配置为响应于所述公用反相器的输出生成所述触发器输出。

9.根据权利要求1所述的触发器，其中所述三态反相器包括：

第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管的栅极端子和所述第一NMOS晶体管的栅极端子被配置为接收所述触发器输入；

第二PMOS晶体管，其耦合到所述第一PMOS晶体管的漏极端子并且被配置为接收所述时钟输入；以及

第二NMOS晶体管，其耦合到所述第一NMOS晶体管的漏极端子并且被配置为接收所述反相时钟输入，其中所述第二PMOS晶体管的漏极端子耦合到所述第二NMOS晶体管的漏极端子以生成所述三态反相器的输出。

10.根据权利要求4所述的触发器，其中所述第一传输门和所述第二传输门中的每一个包括：

PMOS晶体管，所述PMOS晶体管的栅极端子被配置为接收所述反相时钟输入；以及

NMOS晶体管，所述NMOS晶体管的栅极端子被配置为接收所述时钟输入。

11.根据权利要求1所述的触发器，其中所述伺服三态反相器包括：

第三PMOS晶体管和第三NMOS晶体管，所述第三PMOS晶体管的栅极端子和所述第三NMOS晶体管的栅极端子被配置为接收所述公用反相器的输出；

第四PMOS晶体管，其耦合到所述第三PMOS晶体管的漏极端子并且被配置为接收所述时钟输入；以及

第四NMOS晶体管，其耦合到所述第三NMOS晶体管的漏极端子并且被配置为接收所述反相时钟输入，其中所述第四PMOS晶体管的漏极端子耦合到所述第四NMOS晶体管的漏极端子以生成所述伺服三态反相器的输出。