[发明专利]一种GaN基薄膜晶体管结构及其制备方法

说明书

技术领域

本发明涉及薄膜晶体管技术领域，具体涉及一种GaN基薄膜晶体管结构及其制备方法。

背景技术

GaN作为第三代半导体材料，具有更高的禁带宽度，更大的电子饱和漂移速度，更强的临近击穿电场，更高的热导率以及热稳定性等特性。GaN基氮化物半导体材料还具有很大的自发和压电极化特性，利用此特性制备的高电子迁移率晶体管是一种场效应半导体器件，它广泛应用于高频率放大器件或者高功率开关器件领域。

GaN基高电子迁移率晶体管常规结构为衬底、缓冲层、势垒层、介质膜和电极。对于GaN基高电子迁移率晶体管，主要应用在高频或者高压场合，对衬底材料和外延层的漏电要求很高。由于衬底/GaN为界面存在很高的缺陷密度，这些缺陷成为漏电通道，导致晶体管漏电流很大，甚至导致器件性能下降或者失效。

发明内容

本发明的目的是针对现有晶体管缓冲层漏电以及散热性差等问题，提出一种GaN基薄膜晶体管结构及其制备方法。

本发明的目的至少通过如下技术方案之一实现。

一种GaN基薄膜晶体管结构，包括绝缘基板、绝缘介质膜、电极、GaN外延层和钝化介质膜；所述电极包括源电极、栅电极和漏电极，绝缘基板两面分别设有导电电极和键合电极，导电电极和键合电极之间通过绝缘基板中的导电通孔电气连接；绝缘介质膜位于绝缘基板的导电电极和外延层之间，钝化介质膜沉积在外延层外表面上，所述源电极、栅电极和漏电极位于外延层的同一侧或源电极和漏电极位于外延层的同一侧而栅电极位于外延层的另一侧；当源电极、栅电极和漏电极位于外延层的同一侧时，薄膜晶体管自下而上包括所述绝缘基板、源漏栅电极、绝缘介质膜、外延层、钝化介质膜，所述源漏栅电极即源电极、栅电极和漏电极，绝缘基板具有的三个键合电极分别与源电极、栅电极和漏电极对齐并贴合在一起；当源电极和漏电极位于外延层的同一侧而栅电极位于外延层的另一侧时，薄膜晶体管自下而上包括所述绝缘基板、源漏电极、绝缘介质膜、外延层、栅电极、钝化介质膜，钝化介质膜不覆盖栅电极，所述源漏电极即源电极和漏电极，绝缘基板具有的两个键合电极分别与源电极和漏电极对齐并贴合在一起。

进一步优化的，所述外延层厚度为100nm～3000nm。

进一步优化的，所述的绝缘基板为高电阻率耐压材料，厚度为1um～1mm,所述的绝缘基板采用AlN陶瓷材料；所述绝缘介质膜是二氧化硅、氮化硅或者氮化铝，厚度100-3000nm；所述钝化层可以是二氧化硅、氮化硅或者氮化铝，厚度50-5000nm。

进一步优化的，所述绝缘基板的两面镀有用于形成导电电极和键合电极的电极图案，通过钻孔并在孔内填充导电材料使两面对应位置的电极电气连通。

进一步优化的，所述源电极和漏电极为Ti/Al/Ti/Au合金材料，其中第一层Ti的厚度为5-100nm，Al的厚度为100-5000nm，第二层Ti的厚度10-1000nm，Au的厚度100-2000nm；栅电极为Ni/Au合金，其中Ni的厚度10-1000nm，Au的厚度50-5000nm。

进一步优化的，所述外延层包含AlGaN势垒层、GaN沟道层、GaN缓冲层；所述AlGaN势垒层厚度5-50nm，Al组分5%~50%；所述GaN沟道层厚度50~500nm；所述GaN缓冲层50~5000nm。

进一步优化的，所述外延层中还在AlGaN势垒层下方增加一层盖帽层，所述盖帽层厚度0-5nm，材料是GaN、AlN或者氮化硅。

进一步优化的，所述外延层中的势垒层和沟道层之间增加一氮化铝插层，厚度0-5nm。

本发明所述GaN基薄膜晶体管结构的制备方法包括如下步骤：

(1)              按照现有技术，在衬底上生长GaN缓冲层，然后再生长GaN沟道层、AlN插入层、AlGaN势垒层和GaN盖帽层，得到高电子迁移率晶体管外延片；

(2)              将步骤(1)所述的外延片放入丙酮清洗5分钟，再放入乙醇清洗5分钟，之后用去离子水清洗5分钟，最后用氮气吹干；

(3)              将经过步骤(2)清洗的外延片按照现有技术制备源、漏和栅电极；

(4)              将步骤(3)所得样品键合到绝缘基板上；

(5)              将步骤(4)所述样品的衬底去除；

(6)              将步骤(5)所述样品采用化学腐蚀或者物理刻蚀的方法，去除部分GaN层；