[发明专利]双数据速率计数器和模数转换器以及CMOS图像传感器

说明书

一种双数据速率计数器和模数转换器以及CMOS图像传感器。一种双数据速率DDR计数器包括：输入时钟控制部分，其适于基于计数器使能信号来产生与输入时钟的状态相对应的第一时钟；以及最低有效位LSB控制部分，其适于基于计数器使能信号来保持LSB，以及以区段对第一时钟顺序地执行计数操作。

相关申请的交叉引用

本申请要求2014年8月6日提交的申请号为10-2014-0101142的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种图像传感器(IS)，且更具体而言，涉及一种双数据速率(DDR)计数器、以及利用DDR计数器的模数转换器(ADC)和互补金属氧化物半导体(CMOS)图像传感器。DDR计数器可以用于CMOS图像传感器(CIS)的单斜率ADC，并且以单数据速率(SDR)计数器的时钟频率的一半来执行与SDR计数器相同的模数转换功能。

尽管在以下实施例中单斜率ADC作为一个实例被描述，但是本发明构思和本发明的技术不局限于此，并且本发明的技术可应用于多斜率ADC或者利用DDR计数器的其他器件。

背景技术

计数器用于许多电子设备中，以将诸如光强度、声音强度和时间的物理参数转换成数字信号。

例如，图像传感器利用半导体对入射光的响应的属性来获取图像，并且包括将来自像素阵列的模拟信号转换成数字信号的模数转换器(ADC)。ADC可以利用计数器来实现，计数器利用时钟来执行计数操作。换言之，用于CMOS图像传感器的单斜率ADC利用计数器来将脉冲信号转换成编码信号。

计数器的操作速度和功耗对它们在其中操作的器件的性能有直接影响。具体地，CMOS图像传感器可以包括计数器，以将从激活的像素传感器阵列中基于列输出的模拟信号转换成数字信号。计数器的数量可以根据CMOS图像传感器的分辨率来增加。随着计数器的数量增加，计数器的操作速度和功耗成为在确定CMOS图像传感器的整体性能上的重要因素。

出于此原因，已经开发了双数据速率(DDR)计数器，并且被应用于单斜率ADC。DDR计数器可以在用单斜率ADC保持分辨率的同时降低其操作速度，以降低功耗。

DDR计数器利用时钟的逻辑高状态和逻辑低状态作为最低有效位(LSB)信号。

然而，DDR计数器可由于输入时钟的极性和计数开始信号之间的关系而引起一个编码或多个编码的错误。

此外，DDR计数器可以由于复杂的输入时钟控制、LSB保持控制、信号等而消耗更多的功率。

发明内容

本发明的示例性实施例针对一种双数据速率(DDR)计数器、利用所述DDR计数器的模数转换器(ADC)和互补金属氧化物半导体(CMOS)图像传感器(CIS)，所述DDR计数器能够最小化基于输入时钟的极性和计数器使能信号(即，计数开始信号)之间的关系的编码错误，以及以多区段顺序地执行计数操作。

换言之，本发明的实施例针对一种双数据速率(DDR)计数器、利用所述DDR计数器的模数转换器(ADC)和互补金属氧化物半导体(CMOS)图像传感器(CIS)，所述DDR计数器通过利用计数器使能信号(即，计数开始信号)的上升沿来检测输入时钟的相邻时钟的状态，以及通过利用相邻时钟的检测状态来将输入时钟反相或不反相以防止计数编码错误，以及通过基于计数器使能信号的下降沿来保持最低有效位(LSB)而以其多区段顺序地执行计数操作。

根据本发明的一个实例，一种双数据速率(DDR)计数器包括：输入时钟控制部分，其适于基于计数器使能信号来产生与输入时钟的状态相对应的第一时钟；以及最低有效位(LSB)控制部分，其适于基于计数器使能信号来保持LSB，以及以多区段对第一时钟顺序地执行计数操作。