[发明专利]半导体元件及其制作方法在审
| 申请号： | 201410799048.3 | 申请日： | 2014-12-19 |
| 公开（公告）号： | CN105762068A | 公开（公告）日： | 2016-07-13 |
| 发明（设计）人： | 王蓝翔;廖鸿;蒋超;廖端泉;李叶超 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/78;H01L29/49 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 及其 制作方法 | ||
1.一种制作半导体元件的方法，包含：
提供一基底，该基底上设有一栅极结构；以及
形成一第一外延层、一第二外延层以及一硅化金属层于邻近该栅极结构的该基底中，其中该第一外延层、该第二外延层及该硅化金属层包含硅锗锡的合金。
2.如权利要求1所述的方法，还包含：
形成一间隙壁于该栅极结构旁；
形成一凹槽于邻近该间隙壁的该基底中；
形成该第一外延层于该凹槽内；
形成该第二外延层于该第一外延层上；
形成一第三外延层于该第二外延层上；以及
进行一硅化金属制作工艺将该第三外延层转换为该硅化金属层。
3.如权利要求2所述的方法，还包含于形成该第一外延层、该第二外延层或该第三外延层时进行一同步(in-situ)P型掺杂注入制作工艺。
4.如权利要求1所述的方法，其中该第一外延层中锗与锡的含量介于15至30原子百分比。
5.如权利要求1所述的方法，其中该第二外延层中锗与锡的含量介于50至80原子百分比。
6.如权利要求1所述的方法，其中该第三外延层中锗与锡的含量介于15至30原子百分比。
7.如权利要求1所述的方法，其中该硅化金属层包含镍硅锗锡的合金。
8.一种半导体元件，包含：
基底，其具有一栅极结构设于其上；
第一外延层设于邻近该栅极结构的该基底中；
第二外延层设于该第一外延层上；以及
硅化金属层设于该第二外延层上，其中该第一外延层、该第二外延层及该硅化金属层包含硅锗锡的合金。
9.如权利要求8所述的半导体元件，还包含：
间隙壁设于该栅极结构旁；
该第一外延层设于邻近该间隙壁的该基底中；
该第二外延层设于该第一外延层上；以及
该硅化金属层设于该第二外延层上。
10.如权利要求8所述的半导体元件，其中该第一外延层中锗与锡的含量介于15至30原子百分比。
11.如权利要求8所述的半导体元件，其中该第二外延层中锗与锡的含量介于50至80原子百分比。
12.如权利要求8所述的半导体元件，其中该硅化金属层中锗与锡的含量介于15至30原子百分比。
13.如权利要求8所述的半导体元件，其中该硅化金属层包含镍硅锗锡的合金。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410799048.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
