[发明专利]半导体器件及其制造方法

说明书

本发明提供了包括改善的外延形貌的finFET。一种半导体器件包括半导体衬底，该半导体衬底具有形成于其上表面上的多个半导体鳍。外延材料被形成在所述半导体衬底的上表面上以及所述半导体鳍的外表面上。所述外延材料包括epi上表面，所述epi上表面具有接触所述半导体鳍的下部区域和形成于所述下部区域上方的上部区域。所述上部区域与所述半导体鳍的上表面平行地延伸。

技术领域

本发明涉及半导体器件，更具体地说，涉及包括平滑外延形貌的半导体器件。

背景技术

半导体制造工艺利用外延生长材料(即，epi)，例如，掺有磷的硅(Si:P)或硅锗(SiGe)，以使在半导体衬底上形成的半导体鳍(fin)的源极/漏极区合并(merge)。在常规外延生长工艺期间，epi在半导体鳍的侧壁上形成为小平面(facet)，并且可以根据生长方向以不同的且不均匀的速率继续生长。epi的不均匀生长速率导致粗糙(即，波纹形)外延形貌。然而，该粗糙的外延形貌可影响扩散接触(CA)岸面区(landing region)并可增大CA与多晶硅(PC)控制栅极之间的边缘电容。

发明内容

根据至少一个实施例，一种半导体器件包括半导体衬底，该半导体衬底具有形成于其上表面上的多个半导体鳍。外延材料被形成在所述半导体衬底的上表面上以及所述半导体鳍的外表面上。所述外延材料包括epi上表面，所述epi上表面具有接触所述半导体鳍的下部区域和形成于所述下部区域上方的上部区域。所述上部区域与所述半导体鳍的上表面平行地延伸。

一种制造半导体器件的方法包括在半导体衬底的上表面上形成多个半导体鳍。该方法还包括在所述半导体衬底的上表面上以及所述半导体鳍的外表面上生长外延材料。所述外延材料包括epi上表面，所述epi上表面具有接触所述半导体鳍的下部区域和形成于所述下部区域上方的上部区域。所述下部区域和所述上述区域在其间限定第一高度差。该方法还包括使所述上部区域凹陷以限定小于所述第一高度差的第二高度差，从而提高所述epi上表面的平滑度。

通过本发明的技术实现其他的特征。其他实施例在本文中被详细描述，并且被视为所要求保护的发明的一部分。为了更好地理解本发明的特征，参考说明书以及附图。

附图说明

在本说明书的结尾处的权利要求书中具体指出并确切地要求保护被视为本说明书的主题。从以下结合附图进行的详细描述，上述特征是明显的，在附图中：

图1示例出包括覆盖在形成于半导体衬底上的多个半导体鳍周围的栅极叠层的半导体器件的第一取向；

图2示例出在半导体鳍和半导体衬底的表面上生长外延材料以使鳍的源极/漏极区合并在一起之后的图1的半导体器件；

图3是示例出根据第二取向的图2的半导体器件的、沿着A-A’线截取的横截面图，示出了外延材料的有波纹的(corrugated)上表面；

图4示例出在沉积光学平面化层之后根据第一取向的图2-3的半导体器件，该光学平面化层覆盖外延材料的上表面；

图5示例出根据第二取向的图4的半导体器件；

图6示例出在使光学平面化层部分凹陷以暴露外延材料的上部区域之后根据第一取向的图4-5的半导体器件；

图7示例出根据第二取向的图6的半导体器件；

图8示例出在使外延材料的上部区域凹陷以与光学平面化层的剩余部分齐平的蚀刻工艺之后根据第一取向的图6-7的半导体器件；

图9示例出根据第二取向的图8的半导体器件；

图10示例出在从外延材料去除光学平面化层的剩余部分之后根据第一取向的图8-9的半导体器件；

图11示例出根据第二取向的图10的半导体器件，示出了具有减小的高度和提高的平坦度的外延材料的上部区域；