[发明专利]一种基于数字信号处理的高效并行处理优化方法

说明书

技术领域

本发明涉及数字信号处理技术领域，尤其是一种基于数字信号处理的高效并行处理优化方法。

背景技术

数字信号处理器的内存一般不大，为了处理数据密集型的应用，必须在设计算法时考虑空间复杂度。FFT算法是数字信号处理领域的一个重要的算法，它分为时域抽取算法和频域抽取算法，但计算过程都涉及到逆序计算。传统的非FFT算法的空间复杂度为O(2*N)，单位为复数，其中N为FFT点数。而原位FFT的空间复杂度为O(N)，和非原位FFT相比，可以节约N个复数所占的内存空间，而数字信号处理器往往能够提供多个连续地址的同时访问能力。

为了能够利用这种强大的高数据并行的内存访问能力，降低FFT优化算法对数字信号处理器内存空间的需求，使得数字信号处理器支持更大点数FFT的处理，针对高数据处理能力的原位FFT算法就有了迫切的研究需要。

发明内容

本发明的目的在于提供一种既可以高效利用数字信号处理器提供的对多个连续地址的内存访问能力，又可以大幅降低算法对内存空间需求。一种基于数字信号处理的高效并行处理优化方法，该方法包括下列顺序的步骤：

（1）进行基于置换的原位逆序的除高/低part之外的部分逆序；

（2）三阶/四阶合并；

（3）中间的二阶合并循环；

（4）最后两阶计算/最终逆序。

所述基于置换的原位逆序分为以下迭代步骤：

步骤一：把N个复数的输入序列 (A(0),A(1),A(2),…，A(N-1))看成一个步长因子为1组成的1个子序列，把前N/2序列的奇数序列和后N/2序列的偶数序列对应置换，即前半部分序列(A(0),A(1),A(2),…，A(N/2-1))的奇数部分A(1),A(3),A(5) ，…，A(N/2-1)和后半部分序列A(N/2),A(N/2+1), A(N/2+2),…，A(N-1)的偶数部分A(N/2),A(N/2+2),…，A(N-2)依次对应置换；

步骤二：把步骤一置换后的序列看成是一个步长因子为2组成的4个序列,其中前两个子序列在前N/2位置上，两个子序列交迭分布,即这两个子序列为(A(0),A(2),…，A(N/2-2))和(A(1),A(3),…，A(N/2-1))；后两个子序列在后N/2位置上，两个序列交迭分布,即这两个子序列为(A(N/2),A(N/2+2),…，A(N-2))和(A(N/2+1),A(N/2+3),…，A(N-1))；把4个子序列各自的前半部分的奇数部分和后半部分的偶数部分依次对应置换；