[发明专利]半导体器件、天线开关电路和无线电通信装置有效

专利信息
申请号: 201410180883.9 申请日: 2014-04-30
公开(公告)号: CN104143569B 公开(公告)日: 2019-05-10
发明(设计)人: 竹内克彦;谷口理 申请(专利权)人: 索尼公司
主分类号: H01L29/778 分类号: H01L29/778;H01L29/06
代理公司: 北京信慧永光知识产权代理有限责任公司 11290 代理人: 曹正建;陈桂香
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 天线 开关电路 无线电通信 装置
【说明书】:

本发明涉及能够降低截止电容的半导体器件、包括该半导体器件的天线开关电路以及包括该天线开关电路的无线电通信装置。所述半导体器件包括:层叠体,其包括由化合物半导体构成的沟道层;以及至少一个栅电极,其设置在所述层叠体的顶表面侧上,其中,所述层叠体包括:第一低电阻区域,其设置在所述层叠体的顶表面侧上,所述第一低电阻区域面对所述至少一个栅电极,以及第二低电阻区域,其设置在所述层叠体的顶表面侧上并位于所述第一低电阻区域的外侧,所述第二低电阻区域与所述第一低电阻区域连续。

技术领域

本发明涉及半导体器件、天线开关电路以及无线电通信装置。更具体地,本发明涉及具有由化合物半导体构成的沟道层的半导体器件、包括此半导体器件的天线开关电路以及包括此天线开关电路的无线电通信装置。

背景技术

近几年,在诸如移动电话之类的移动通信系统中,移动通信终端的尺寸和功耗的降低受到重点考虑。为实现该考虑,例如对于天线开关来说,优选地减少导通电阻Ron和截止电容Coff等。目前已经投入使用的一种用于此类天线开关的装置是JPHEMT(结型赝配高电子迁移率晶体管,Junction Pseudo-morphic High Electron Mobility transistor)。

JPHEMT是使用P-N结和异质结来执行电流调节的半导体器件。此半导体器件包括异质结,该异质结具有例如由InGaAs形成的沟道层以及例如由与沟道层(InGaAs)相比具有更宽的能带隙的AlGaAs形成的势垒层(AlGaAs)。包含相反导电类型杂质的第一低电阻区域设置在势垒层(AlGaAs)内部的位于沟道层的相反侧的表面层上,且栅电极与第一低电阻区域连接。另外,包含充当载流子的杂质的载流子供应区域设置在势垒层(AlGaAs)内部的远离第一低电阻区域的沟道层侧上。另外,源电极和漏电极欧姆接合到栅电极和第一低电阻区域的两侧上的势垒层(AlGaAs)。

在具有上述构造的半导体器件中,以高浓度限制有充当载流子的电子的二维电子气层形成在沟道层中的位于势垒层侧的界面处。通过向栅电极施加电压以控制二维电子气层的浓度,对经由位于第一低电阻区域下侧的沟道层部分而流过源电极和漏电极之间的电流进行调节(例如参见未经审查的日本专利申请公开公报No.H11-150264)。

在上述半导体器件中,设置在势垒层内部的载流子供应区域的杂质浓度的增加会导致沟道层内部的二维电子气层的载流子浓度增加,这样能够降低导通电阻Ron。另一方面,随着二维电子气层的载流子浓度的增加,耗尽层将几乎不可能在势垒层内部的第一低电阻区域与沟道层之间延伸,从而导致截止电容Coff增加。另外,在P-N结处将有可能引起电场集中,从而导致截止状态下的击穿电压降低。即,在导通操作(Ron)和截止操作(Coff,击穿电压)之间存在权衡关系。这使得难以通过增加载流子供应区域的杂质浓度来增加沟道层内部的载流子浓度。

发明内容

期望提供一种能够降低截止电容的半导体器件、包括此半导体器件的天线开关电路以及包括此天线开关电路的无线电通信装置。

本发明的实施例提供一种半导体器件,其包括:层叠体,其包括由化合物半导体构成的沟道层;以及至少一个栅电极,其设置在所述层叠体的顶表面侧上。所述层叠体包括:第一低电阻区域,其设置在所述层叠体的顶表面侧上,所述第一低电阻区域面对所述至少一个栅电极,以及第二低电阻区域,其设置在所述层叠体的顶表面侧上并位于所述第一低电阻区域的外侧,所述第二低电阻区域与所述第一低电阻区域连续。

根据本发明的上述实施例的半导体器件,第二低电阻区域设置在第一低电阻区域的外侧并与第一低电阻区域连续。因此,在截止操作时在沟道层中形成的载流子耗尽区域延伸到第二低电阻区域下侧的区域以及栅电极正下方的区域。由此,即使在增加沟道层内部的载流子浓度以降低导通电阻Ron的情况下,截止操作时耗尽层的宽度也增加,从而降低截止电容Coff。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410180883.9/2.html,转载请声明来源钻瓜专利网。

同类专利
  • GaN基异质结场效应晶体管及制造方法-201910717860.X
  • 郭艳敏;房玉龙;尹甲运;李佳;王波;张志荣;芦伟立;高楠;王元刚;冯志红 - 中国电子科技集团公司第十三研究所
  • 2019-08-05 - 2019-11-12 - H01L29/778
  • 本发明适用于半导体器件技术领域,尤其涉及一种GaN基异质结场效应晶体管及制造方法。所述晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层及分列于所述势垒层上的源极、栅极和漏极;其中,所述势垒层的形成材料包括:B(Al,Ga,In)N;所述势垒层的禁带宽度大于所述沟道层的禁带宽度,且所述势垒层的禁带宽度小于所述插入层的禁带宽度。其中B(Al,Ga,In)N材质的势垒层形成的异质结界面带隙差非常大,势垒层拥有超大极化场强,只需较薄的厚度即可得到很高的二维电子气浓度,从而有效抑制器件尺寸等比例缩小带来的短沟道效应,满足器件的需求。
  • 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件-201610566736.4
  • 杨亿斌;招瑜;肖也;牟中飞;李京波 - 广东工业大学
  • 2016-07-15 - 2019-11-08 - H01L29/778
  • 本发明提供了一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件,该晶体管包括:导电衬底;设置在所述导电衬底上的绝缘介质层;分别设置在所述绝缘介质层两端的源电极和漏电极,在两者之间为沟道区;设置在所述源电极和与之相连的沟道区上的第一二维材料层;设置在所述漏电极和所述沟道区上部分第一二维材料层上的第二二维材料层;所述第一二维材料层与第二二维材料层的材质不同;所述第一二维材料层、第二二维材料层和源电极及漏电极能形成欧姆接触。本发明提供的这种晶体管具有良好的输出特性等性能,且成本低。本发明提供的这种晶体管的制备方法衬底利用率高、制备效率高,能避免蒸镀金属对二维材料的损伤,还可以制备阵列器件。
  • 半导体装置-201510296856.2
  • 洪洪;矶部康裕;大麻浩平;吉冈启 - 株式会社东芝
  • 2015-06-03 - 2019-11-05 - H01L29/778
  • 根据一个实施方式,半导体装置包括:第1半导体层,设置在基板上;第2半导体层,设置在第1半导体层上,包含n型杂质;第3半导体层,设置在第2半导体层上,电阻比第2半导体层大;第4半导体层,设置在第3半导体层上,包含氮化物半导体;以及第5半导体层,设置在第4半导体层上,包含带隙比第4半导体层大的氮化物半导体。
  • Ⅲ族氮化物HEMT模块及其制法-201710097227.6
  • 李维毅;杨辉;蔡勇;张宝顺;陈敬 - 中国科学院苏州纳米技术与纳米仿生研究所
  • 2017-02-22 - 2019-11-05 - H01L29/778
  • 本申请公开了一种Ⅲ族氮化物HEMT模块,其包括:Ⅲ族氮化物HEMT器件,包括源、漏、栅极以及异质结构等,该栅极包括保护型栅极和耗尽型栅极;以及,与所述HEMT器件电连接的驱动模块和过温、过流保护模块等。藉由本申请的前述器件设计,可以通过耗尽型栅极实现HEMT器件的导通、关断,并通过保护型栅极作为安全开关对HEMT器件进行保护,同时通过过温、过流保护模块等实现HEMT器件中温度、电流的监控,以及,通过集成的驱动模块还可实现对HEMT器件的控制并提供失效保护,且减小寄生电容等的影响,克服现有耗尽型HEMT器件在实际使用中的缺陷。本申请还公开了制作所述Ⅲ族氮化物HEMT模块的方法。
  • 一种增强型半导体晶体管-201920064491.4
  • 刘扬;何亮 - 中山大学
  • 2019-01-15 - 2019-11-05 - H01L29/778
  • 本实用新型涉及一种增强型半导体晶体管。该器件包括衬底、生长在衬底上的半导体外延层、栅极、源极和漏极。外延层包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层和p型氮化物层,以及二次外延氮化物势垒层。通过选区刻蚀,保留栅极区域p型氮化物,使栅极关断;通过掩膜后的选区二次外延,二次外延氮化物势垒层生长于一次外延氮化物势垒层之上,使接入区导通性提升。通过调控一次外延氮化物势垒层和二次外延氮化物势垒层的厚度和组分,进而实现更优的栅极关断及接入区高导能力。此器件对刻蚀工艺要求降低,可有效修复刻蚀损伤。最终本实用新型可实现高阈值电压、高导通能力、高稳定性的增强型半导体器件。
  • 具有埋置场板的高电子迁移率晶体管-201510557891.5
  • G·普雷科托;O·黑伯伦;C·奥斯特梅尔 - 英飞凌科技奥地利有限公司
  • 2015-09-02 - 2019-11-01 - H01L29/778
  • 本发明的各个实施例涉及具有埋置场板的高电子迁移率晶体管。一种高电子迁移率场效应晶体管利用具有台阶状横向剖面的缓冲区所形成,该台阶状横向剖面具有该缓冲区的第一、第二和第三横截面,该第一横截面比第三横截面更厚并且包含埋置场板,该第二横截面夹置在该第一和第三横截面之间并且与该第一和第三横截面形成倾斜角度。沿该台阶状横向剖面形成势垒区。该势垒区通过该缓冲区的一部分而与该埋置场板分隔。该缓冲区由第一半导体材料形成,并且该势垒区由第二半导体材料形成。该第一和第二半导体材料具有不同带隙,而使得在该缓冲和势垒区之间的界面处出现二维电荷载流子气的导电沟道。
  • 一种鳍型场效应管-201822247692.6
  • 范谦;倪贤锋;何伟 - 苏州汉骅半导体有限公司
  • 2018-12-29 - 2019-10-29 - H01L29/778
  • 本实用新型涉及一种鳍型场效应管,其特征在于,包括:衬底、位于所述衬底上的缓冲层和位于所述缓冲层上的势垒层;位于所述势垒层上的源极、漏极和栅极,所述栅极位于所述源极和漏极之间;所述势垒层包括平行且间隔设置的多个鳍,所述鳍位于所述源极与漏极之间的区域且与所述栅极垂直;所述鳍的宽度(单位nm)为a1、a2、a3、a4、...、an,所述宽度为a1的鳍的数量为b1,所述宽度为a2的鳍的数量为b2,所述宽度为a3的鳍的数量为b3,依此类推,所述宽度为an的鳍的数量为bn,其中,a1、a2、a3、a4、...、an为10‑200之间的任意整数,b1、b2、b3、b4、...、bn为任意正整数。本申请所提出的鳍型场效应管,通过组合多种宽度的鳍,提高器件的线性度。
  • 一种适用于功率器件的氮化镓外延技术-201910680890.8
  • 白欣娇;李帅;崔素杭;李婷婷;申硕;张乾 - 同辉电子科技股份有限公司
  • 2019-07-26 - 2019-10-25 - H01L29/778
  • 本发明涉及一种适用于功率器件的氮化镓外延技术,属于半导体技术领域,外延技术的具体步骤为,利用金属有机化学气相沉积法在Si衬底上依次生长AlN成核层、AlGaN应力调控层、AlGaN高阻层、异质结外延层、GaN盖帽层以及Si3N4钝化层,AlGaN应力调控层中包括Al组分沿生长方向依次递减一组子调控层,该技术对现有的硅基氮化镓材料晶格失配问题的缓解和热失配问题的克服具有积极效果,能够大幅度改善硅衬底上制备的氮化镓外延材料的性能和后续制作GaN器件的良品率。
  • GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法-201510577654.5
  • 张志利;蔡勇;张宝顺;付凯;于国浩;孙世闯;宋亮;邓旭光 - 中国科学院苏州纳米技术与纳米仿生研究所
  • 2015-09-11 - 2019-10-18 - H01L29/778
  • 本发明公开了一种GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法。所述方法包括:在衬底上生长形成主要由第一、第二半导体组成的异质结构,第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙;在第二半导体上生长形成栅介质层;刻蚀除去与漏电极对应区域的栅介质层,并制作漏电极,且使漏电极与形成于异质结构中的二维电子气形成欧姆接触;采用自对准工艺进行栅、源电极的制作,使源、栅电极分别与第二半导体和栅介质层形成肖特基接触。本发明充分利用电子遂穿效应实现了HEMT器件以常关型工作模式运行,提高了器件应用的安全性,并且功耗低,特别是通过采用自对准工艺,降低了工艺难度和器件的成品率,重复性好,利于工业化生产。
  • 具有三明治结构的GaN-HEMT器件-201920379225.0
  • 李国强;陈丁波;刘智崑;万利军 - 华南理工大学
  • 2019-03-22 - 2019-10-18 - H01L29/778
  • 本实用新型公开了一种具有三明治结构的GaN‑HEMT器件,所述GaN‑HEMT器件包括外延层和电极,所述外延层包括GaN沟道层和AlyGa1‑yN势垒层,并自上而下排布;所述电极包括栅电极、源电极、漏电极和场板电极,场板电极和栅电极分别制作于外延层的上表面和下表面,场板电极延伸超过外延层的区域与栅电极相连接形成三明治结构,源电极和漏电极分别位于所述外延层的两端。在保证导电沟道完整性的同时,使器件的导电沟道受到下栅极和上场板的场效应控制。具有三明治结构的GaN‑HEMT器件提高了器件的击穿电压和栅压摆幅,提高了器件的线性度和耐压性能。
  • GaN基异质结场效应晶体管及制造方法-201910717855.9
  • 郭艳敏;房玉龙;尹甲运;李佳;王波;张志荣;芦伟立;高楠;王元刚;冯志红 - 中国电子科技集团公司第十三研究所
  • 2019-08-05 - 2019-10-15 - H01L29/778
  • 本发明适用于半导体器件技术领域,尤其涉及一种GaN基异质结场效应晶体管及制造方法。所述晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层及分列于所述势垒层上的源极、栅极和漏极;其中,所述插入层的形成材料包括:B(Al,Ga,In)N;所述势垒层的禁带宽度大于所述沟道层的禁带宽度,且所述势垒层的禁带宽度小于所述插入层的禁带宽度。其中B(Al,Ga,In)N材质的插入层具有大的禁带宽度,能够提高势垒层和沟道层的有效导带带阶,形成更深而窄的量子阱来贮存二维电子气(2DEG),二维电子气域性更好,从而有效改善了GaN基异质结场效应晶体管性能。
  • 半导体结构-201811569024.3
  • 陈祈铭;陈奎铭;喻中一 - 台湾积体电路制造股份有限公司
  • 2018-12-21 - 2019-10-11 - H01L29/778
  • 根据本发明的一些实施例,一种半导体结构包含:p型掺杂III‑V族化合物层;III‑V族化合物沟道层,其位于所述p型掺杂III‑V族化合物层上方;及阻挡层。所述III‑V族化合物沟道层包含上区域及下区域,且所述阻挡层夹于所述III‑V族化合物沟道层的所述上区域与所述下区域之间。所述III‑V族化合物沟道层包含第一带隙,所述阻挡层包含第二带隙,且所述第二带隙大于所述第一带隙。
  • 电子设备及其使用方法-201910229350.8
  • 全祐哲;B·帕德马纳班 - 半导体组件工业公司
  • 2019-03-25 - 2019-10-11 - H01L29/778
  • 本发明提供了一种电子设备以及使用电子设备的方法。电子设备可包括增强型高电子迁移率晶体管(HEMT),所述增强型高电子迁移率晶体管包括源极电极;漏极电极;和栅极。在一个实施方案中,所述栅极可对应于间隔开的栅极电极以及设置在所述间隔开的栅极电极之间的空间,其中空间的宽度被配置为使得连续耗尽区形成在所述空间的所有所述宽度上。在另一个实施方案中,所述栅极可以是栅极电极,所述栅极电极沿着栅极宽度方向上的线具有不均匀厚度。在另一方面,使用所述电子设备的方法可包括在瞬变周期期间,当所述HEMT处于断开状态时,当Vds>‑Vth+Vgs时使电流从所述漏极电极流动到所述源极电极。
  • 一种半导体器件及其制备方法-201610951857.0
  • 吴传佳;裴轶 - 苏州捷芯威半导体有限公司
  • 2016-10-27 - 2019-10-11 - H01L29/778
  • 本发明实施例公开了一种半导体器件及其制备方法,其中,所述半导体器件的制备方法包括:提供一衬底,并在衬底上依次形成漂移层、电流阻挡层和欧姆接触层的叠层结构;在欧姆接触层上形成掩膜层;刻蚀掩膜层形成窗口,窗口的底部露出欧姆接触层;通过窗口刻蚀欧姆接触层、电流阻挡层和漂移层,形成凹槽结构,凹槽结构的底部终止于漂移层;在凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构,其中所述掩膜层、凹槽、沟道层、势垒层与钝化层在同一腔室中形成,且形成过程中不接触外界空气。采用上述技术方案,可以避免晶圆暴露在空气中,不会在凹槽结构的底部刻蚀界面处引入氧化层,可以降低半导体器件导通电阻,保证半导体器件动态特性良好。
  • 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法-201710549523.5
  • 马晓华;侯斌;季子路;朱青;祝杰杰;杨凌;郝跃 - 西安电子科技大学
  • 2017-07-07 - 2019-10-08 - H01L29/778
  • 本发明公开了一种基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法,主要解决现有技术不能精确控制阈值电压的问题。其制作过程包括:在衬底基片上,自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层;在GaN帽层上制作源、漏电极;根据阈值电压的设计要求计算出势垒层剩余厚度和开栅结构的导通电阻;根据计算出的理论值,在源、漏电极之间的AlGaN势垒层上制作相应深度的凹槽;将样品在N2气氛中进行快速热退火;在凹槽上方制作栅电极;在源、漏电极上方制作金属互联,完成器件制作。本发明能够根据实际需求来制备具有特定的阈值电压的器件,可用于高频大功率的集成电路中。
  • 功率器件及其制备方法-201910588660.9
  • 赵杰;林志东;刘成;林育赐;向兰兰;叶念慈;杨健 - 厦门市三安集成电路有限公司
  • 2019-06-29 - 2019-10-01 - H01L29/778
  • 本申请提供一种功率器件及其制备方法,涉及半导体集成电路领域,功率器件包括:一衬底,置于最下层;一缓冲层,置于衬底之一侧上;一势垒层,置于缓冲层之相对于衬底的另一侧上;势垒层和缓冲层形成异质结结构,以及一复合栅结构包括:一栅电极,置于势垒层之相对于缓冲层的一侧;以及一栅极层,置于所述栅电极与所述势垒层之间;其中,栅极层包括两个掺杂浓度不同的区域,制备方法包括:获取一晶体管外延结构,其中晶体管外延结构包括衬底、缓冲层、势垒层及栅极层;定义并制备不同栅极层;制备欧姆接触以定义源漏电极;定义栅区域并在栅极层制备功率器件的栅电极。解决现有技术中低功率器件栅漏电,高器件饱和电流不能同时应用的问题。
  • 一种具有槽栅调制结构的半极性GaN基增强型高电子迁移率晶体管-201910659781.8
  • 张雄;范艾杰;崔一平 - 东南大学
  • 2019-07-22 - 2019-10-01 - H01L29/778
  • 本发明公开了一种具有槽栅调制结构的半极性GaN基增强型高电子迁移率晶体管(HEMT),由下至上包括:衬底、AlN成核层、半极性AlxGa1‑xN缓冲层、半极性GaN沟道层、半极性AlyGa1‑yN势垒层。其中,在GaN沟道层两端分别设置源极和漏极。在源极和漏极之间设置总长为L的栅极,该栅极包括N个长度、深度和排列方向均独立可调制的凹形槽栅。通过对各个凹形槽栅的长度、深度以及槽栅与栅极长边夹角(排列方向)的调制,并且由于半极性面AlyGa1‑yN/GaN异质结构中的极化强度相较于极性材料大大减弱,本发明可实现对栅极下端区域内的极化强度及沟道二维电子气浓度的精确调控,因而可制备高饱和电流、较大跨导、高开关频率、高阈值电压及高可控性的增强型HEMT。
  • 一种半导体结构-201821952459.1
  • 乔彦聪;程海英;王敬;宋东波 - 芜湖启迪半导体有限公司;清华大学
  • 2018-11-21 - 2019-09-27 - H01L29/778
  • 本实用新型适用于半导体器件技术领域,提供了一种半导体结构,该半导体结构包括:衬底;缓冲层,位于所述衬底表面上;沟道层,材料为GaN晶体或InGaN晶体;厚势垒层,材料为InmAlnGa(1‑m‑n)N晶体,厚度不低于10nm,在厚势垒层形成有栅电极窗口,其底部为沟道层或厚度不大于3nm的厚势垒层;薄势垒层,材料为低Al组分的InxAlyGa(1‑x‑y)N晶体,厚度约为0.5~5nm,位于栅电极窗口内;栅电极,位于栅电极窗口内,侧壁和底部与薄势垒层接触。低Al组分薄势垒层外延生长时可以修复槽型栅侧壁和底部的刻蚀损伤层,减小栅介质的界面态,增强栅极可靠性,改善工艺窗口及器件成品率,更有利于规模化生产。
  • 一种半导体结构-201821952468.0
  • 乔彦聪;程海英;王敬;宋东波 - 芜湖启迪半导体有限公司;清华大学
  • 2018-11-21 - 2019-09-27 - H01L29/778
  • 本实用新型适用于半导体器件技术领域,提供了一种半导体结构,半导体结构从下至上依次包括:衬底;缓冲层;沟道层,材料为GaN晶体或InGaN晶体;厚势垒层,材料为InmAlnGa(1‑m‑n)N晶体,厚度不低于10nm,在厚势垒层形成有栅电极窗口,底部为沟道层或厚度不大于3nm的厚势垒层;薄势垒层,材料为低Al组分的InxAlyGa(1‑x‑y)N晶体,厚度约为0.5~5nm,位于栅电极窗口内;P型栅极层,材料为P型导电GaN晶体或AlGaN晶体;栅电极,位于栅电极窗口内,底部与P型栅极层接触。可以修复槽型栅侧壁和底部的刻蚀损伤层,减小栅介质的界面态,增强栅极可靠性,改善工艺窗口及器件成品率。
  • 一种半导体结构-201821952509.6
  • 乔彦聪;程海英;王敬;宋东波 - 芜湖启迪半导体有限公司;清华大学
  • 2018-11-21 - 2019-09-27 - H01L29/778
  • 本实用新型适用于半导体器件技术领域,提供了一种半导体结构,该结构包括:衬底;缓冲层,位于衬底表面;沟道层,材料为GaN晶体或InGaN晶体;阻挡层,材料为AlN晶体;厚势垒层,材料为InmAlnGa(1‑m‑n)N晶体,厚度不低于10nm,在厚势垒层形成有栅电极窗口,其底部为沟道层或厚度不大于3nm的厚势垒层;薄势垒层,材料为低Al组分的InxAlyGa(1‑x‑y)N晶体,位于栅电极窗口内;栅电极,位于栅电极窗口内,侧壁和底部与薄势垒层接触。低Al组分薄势垒层外延生长时可以修复槽型栅侧壁和底部的刻蚀损伤层,减小栅介质的界面态,增强栅极可靠性,改善工艺窗口及器件成品率,有利于规模化生产。
  • 一种半导体结构-201821952578.7
  • 乔彦聪;程海英;王敬;宋东波 - 芜湖启迪半导体有限公司;清华大学
  • 2018-11-21 - 2019-09-27 - H01L29/778
  • 本实用新型适用于半导体器件技术领域,提供了一种半导体结构,包括:衬底;缓冲层;沟道层,材料为GaN晶体或InGaN晶体;阻挡层,材料为AlN晶体;厚势垒层,材料为InmAlnGa(1‑m‑n)N晶体,厚度不低于10nm,在厚势垒层形成有栅电极窗口,底部为沟道层或厚度不大于3nm的厚势垒层;薄势垒层,材料为低Al组分的InxAlyGa(1‑x‑y)N晶体,厚度约为0.5~5nm,位于栅电极窗口内;P型栅极层,材料为P型导电GaN晶体或AlGaN晶体;栅电极,位于栅电极窗口内,底部与P型栅极层接触,可以修复槽型栅侧壁和底部的刻蚀损伤层,减小栅介质界面态,增强栅极可靠性,改善工艺窗口及器件成品率。
  • 基于AlGaN/p-GaN沟道的增强型纵向功率器件及制作方法-201810217899.0
  • 沈玲燕;程新红;郑理;张栋梁;王谦;顾子悦;俞跃辉 - 中国科学院上海微系统与信息技术研究所
  • 2018-03-16 - 2019-09-24 - H01L29/778
  • 本发明提供一种基于AlGaN/p‑GaN沟道的增强型纵向功率器件及制作方法,该器件包括层叠的GaN衬底、GaN漂移区、GaN阱区以及GaN外延层,所述GaN衬底、GaN漂移区、GaN阱区及GaN外延层的晶向为a轴竖直向上;栅沟槽,穿过n型导电的GaN外延层及p型导电的GaN阱区,并延伸至n型导电的GaN漂移区内;AlGaN层,形成于栅沟槽的底部及侧壁,AlGaN层与p型导电的GaN阱区形成AlGaN/p‑GaN异质结沟道;栅介质层;栅极金属层;接触槽,接触槽中填充有金属接触层,金属接触层与GaN阱区形成欧姆接触;上电极以及下电极。本发明可有效提高沟道电子迁移率,减小器件导通电阻,同时提高阈值电压实现增强型的器件结构。
  • 高电子迁移率晶体管-201910444502.6
  • 刘柏均;喻中一;陈祈铭;江振豪 - 台湾积体电路制造股份有限公司
  • 2013-04-19 - 2019-09-24 - H01L29/778
  • 本发明涉及高电子迁移率晶体管(HEMT)内的双层AlGaN供体层和相关的制造方法,该高电子迁移率晶体管被配置为提供低电阻欧姆源极和漏极接触件以降低功率消耗同时在HEMT的沟道内保持二维电子气(2DEG)的高迁移率。双层AlGaN供体层包括AlzGa(1‑z)N迁移率提高层和设置在迁移率提高层的上方的AlxGa(1‑x)N电阻降低层,其中,欧姆源极和漏极接触件与HEMT连接。GaN沟道层(其中存在2DEG)设置在迁移率提高层的下方以形成HEMT的沟道。
  • 一种半导体器件及其制备方法-201510363973.6
  • 张乃千;刘飞航;金鑫;裴轶;宋晰 - 苏州能讯高能半导体有限公司
  • 2015-06-26 - 2019-09-24 - H01L29/778
  • 本发明公开了一种半导体器件及其制备方法,所述器件包括衬底;位于衬底上的半导体层;位于所述半导体层上的源极、漏极以及位于源极和漏极之间的栅极;位于栅极和漏极之间的半导体层上存在凹槽;位于所述半导体层上的源场板,依次包括与源级电连接的起始部分、与所述半导体层间存在空气的第一中间部分、覆盖在栅极和漏极之间的半导体层上的第二中间部分和与所述半导体层间存在空气的尾部。本发明能够消除凹槽和源场板之间的套刻偏差,节省了生产成本,同时减小了寄生栅源电容及寄生电阻。
  • 一种半导体器件及其制备方法-201611177956.4
  • 吴传佳 - 苏州捷芯威半导体有限公司
  • 2016-12-19 - 2019-09-06 - H01L29/778
  • 本发明实施例公开了一种半导体器件及其制备方法,其中,半导体器件包括:衬底,位于衬底上的沟道层,位于沟道层上远离衬底一侧的势垒层,势垒层与沟道层的界面处形成有二维电子气,位于势垒层预设位置处的至少一个凹槽结构,位于势垒层和凹槽结构上远离沟道层一侧的再生长层,再生长层覆盖势垒层和凹槽结构,凹槽结构中再生长层的底部界面与沟道层的上表面相接触,凹槽结构及位于凹槽结构上的再生长层构成凹槽结终端结构,位于势垒层上远离沟道层一侧的源极、栅极和漏极,其中栅极位于源极和漏极之间,且位于凹槽结终端结构远离漏极的一侧。综上,该结构可以保证对栅极边缘处的电场分布进行调节,保证同一晶圆上的半导体器件击穿电压分布均匀。
  • 一种纵向型氮化镓基异质结半导体器件及其制造方法-201610088517.X
  • 欧阳伟伦;梁安杰;罗文健 - 香港商莫斯飞特半导体有限公司
  • 2016-02-17 - 2019-09-03 - H01L29/778
  • 一种纵向型氮化镓基异质结半导体器件及其制造方法,所述器件包括,衬底、金属层,以及纵向型氮化镓基异质结,其中,所述纵向型氮化镓基异质结,在基异质结的GaN一侧,具有纵向二维电子气;所述纵向二维电子气为器件在导通时提供从表面到底面的电流通道。所述方法,包括以下步骤:在衬底表面淀积非故意掺杂的氮化镓缓冲层;利用光刻掩模对非故意掺杂的氮化镓缓冲层进行蚀刻;淀积铝氮化镓势垒层,形成纵向型氮化镓基异质结;利用光刻掩模在其间表面形成金属层。本发明的器件芯片的每单位面积能提供更高和更有效的功率,使产品有更好的性价比,而且制造方法简单、容易实现。
  • 一种电化学刻蚀P型氮化物实现增强型HEMT的方法-201510590876.0
  • 张志利;张宝顺;蔡勇;潘革波;于国浩;付凯;孙世闯;宋亮;秦双娇 - 苏州能屋电子科技有限公司
  • 2015-09-17 - 2019-08-30 - H01L29/778
  • 本发明公开了一种电化学刻蚀实现增强型HEMT的方法,包括:提供刻蚀样品,其外延结构包括:主要第一、第二半导体层组成的异质结构,以及设置于第二半导体层上并能耗尽该异质结构导电沟道中二维电子气的第三半导体层,且第三半导体层的导电性高于第二半导体层;在第三半导体层上设置图形化刻蚀掩膜,并使第三半导体层上从刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,以及向第三半导体层提供设定强度的刻蚀电流,从而实现对第三半导体层的电化学刻蚀,使电化学刻蚀过程在除刻蚀掩膜覆盖区域的第三半导体层被完全刻蚀时自停止。由本发明可以有效实现增强型HEMT,且具有工艺简单,刻蚀自停止,重复性高,成本低廉,刻蚀损伤小,易于大规模生产等特点。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top