[发明专利]一种基于现场可编程门阵列芯片的RSA算法控制方法

说明书

技术领域

本发明涉及信息安全技术领域，尤其是涉及一种RSA算法控制方法，特别涉及一种基于现场可编程门阵列芯片的RSA算法控制方法。

背景技术

RSA公钥体制是1978年由Rivest、Shamir和Adleman三个人提出的一个公开密钥密码体制，被认为是迄今为止理论上最为成熟完善的一种公钥密码体制。该体制的构造基于Euler定理，它利用了如下的基本事实：寻找大素数是相对容易的，而分解两个素数的积在计算上是不可行的。RSA体制多用在数字签名、密钥管理和认证等方面。

传统的RSA算法的实现是通过在主机上运行加密软件实现的。这种方法除占用主机资源外，运算速度较慢，安全性也较差。而硬件加密是通过专用加密芯片、FPGA芯片或独立的处理芯片等实现密码运算。相对于软件加密，硬件加密具有加密速度快、占用计算机资源少、安全性高等优点。

发明内容

为了解决现有技术的问题，本发明提供了一种基于现场可编程门阵列芯片的RSA算法控制方法，其采用FPGA（现场可编程门阵列）芯片与专用密码算法芯片的硬件方式实现了RSA公钥密码算法，因此数据处理的速度更快，效率更高。

本发明所采用的技术方案如下：

一种基于现场可编程门阵列芯片的RSA算法控制方法，是采用现场可编程门阵列芯片作为硬件控制单元，利用现场可编程门阵列芯片的状态机和RSA公钥算法芯片实现对RSA算法的控制。

方法具体包括以下步骤：

A、密码卡复位后进入RSA_IDLE状态，由上位机设置现场可编程门阵列芯片的寄存器启动，当信号start_rsa=‘1’时，现场可编程门阵列芯片的状态机进入RSA_RNOP状态，经过延时进入RSA_REQI状态；

B、在RSA_REQI状态，现场可编程门阵列芯片向RSA芯片发出输入数据请求，RSA芯片响应后使输入允许信号nRDYI变为低电平，之后FPGA进入RSA_RDYI状态；

C、在RSA_RDYI状态，现场可编程门阵列芯片把内部RAM中存储的待运算的数据发送给RSA芯片，RSA芯片读入所有数据后使nRDYI信号变为高电平，之后现场可编程门阵列芯片进入RSA_WNOP状态；

D、在RSA_WNOP状态，现场可编程门阵列芯片等待RSA芯片运算完毕，之后进入RSA_REQO状态；

E、在RSA_REQO状态，现场可编程门阵列芯片向RSA芯片发出读取数据的请求，RSA芯片响应后使输出允许信号nRDYO变为低电平，之后现场可编程门阵列芯片进入RSA_RDYO状态；

F、在RSA_RDYO状态，现场可编程门阵列芯片把RSA芯片运算完成的数据依次读取到内部RAM中，读完后RSA芯片设置nRDYO信号为高电平。

现场可编程门阵列芯片的状态机采用了硬件描述语言VHDL。 

本发明中：

1. FPGA芯片：选用美国Altera公司CycloneIII系列的EP3C25F256C8器件，该芯片总引脚数256，其中I/O引脚为156，RAM总量为78KB，逻辑单元（LE）24624个，其硬件资源可以满足设计的要求。FPGA是硬件控制单元，通过VHDL程序设计出高效的状态机对SSX30-D芯片进行控制。 

2. RSA芯片：采用清华大学微电子研究所的RSA芯片，该芯片采用SMIC 0.18μm的工艺制作，工作频率200MHz，支持剩余定理签名和普通算法签名两种签名模式，1024bit RSA签名可达到每秒6900次（剩余定理签名），特殊公钥签名认证速度可以达到每秒10~21万次。

3. 状态机电路是一种重要的数字逻辑电路，同时又属于时序逻辑电路的范畴，通常用来描述数字系统的控制单元，是大型控制电路设计的基础。根据其输出与当前输入是否有关可以把状态机分为Mealy型和Moore型两大类。Moore型输出仅是当前状态的函数，Mealy型不仅输出当前状态的函数，而且还与输入信号有关。本发明采用的是Mealy型状态机。

本发明提供的技术方案带来的有益效果是：

通过利用了现场可编程门阵列芯片和RSA公钥密码算法芯片，通过硬件描述语言VHDL设计出高效的状态机，从而使得信息的处理过程变的快速。

附图说明

图1是本发明的现场可编程门阵列芯片与RSA芯片的硬件连接；

图2是本发明的现场可编程门阵列芯片的状态机的控制流程图；

图3是本发明的现场可编程门阵列芯片向RSA芯片发送数据的时序波形图；