[发明专利]一种实现大规模计算的CPU+MIC混合异构集群系统

说明书

技术领域

本发明涉及高性能计算领域，具体涉及一种实现大规模计算的CPU+ MIC混合异构集群系统。

背景技术

高性能计算是信息领域的前沿高技术，在保障国家安全、推动国防科技进步、促进尖端武器发展方面具有直接推动作用，是衡量一个国家综合实力的重要标志之一。随着信息化社会的飞速发展，人类对信息处理能力的要求越来越高，不仅石油勘探、气象预报、航天国防、科学研究等需求高性能计算，而金融、政府信息化、教育、企业、网络游戏等更广泛的领域对高性能计算的需求迅猛增长。

计算速度对于高性能计算尤为重要，高性能计算将朝多核、众核发展，采用异构并行提升应用计算速度，目前CPU+GPU是非常成熟的异构协同计算模式，但由于GPU在编程效率、细粒度并行算法、大规模并行性能上都存在巨大挑战。

MIC是Intel公司开发的，用于高性能并行计算的众核芯片。它是从已有的Xeon处理器产品基础上发展而来，它专为超高性能计算而生的新架构。基于MIC架构的正式产品为Xeon Phi。其在计算机体系中，并非欲取代CPU，而是作为协处理器存在的。MIC芯片通常有50个以上精简的x86核心，每个core支持4个硬件线程，可并行执行的任务数达到200以上，提供高度并行的计算能力，其双精峰值性能达到1TFlops。MIC技术将加快高性能计算的发展，快速解决高性能计算应用的性能瓶颈。

发明内容

本发明的目的是提供一种实现大规模计算的CPU+MIC混合异构集群系统。

本发明的目的是按以下方式实现的，包括：

一个中央处理器CPU集群系统，所述系统只采用CPU芯片计算；

一个MIC集群系统，该集群系统中每个节点采用CPU+MIC异构架构，节点内除CPU芯片外，还含有至少一个集成众核MIC卡；

连接器，用于连接MIC集群系统中每个节点内所述MIC卡至CPU芯片；

所述连接器为PCIE插槽；

高速网络，用于连接混合异构集群中每个节点，每个节点互相实现高速通信。

所述连接器为PCIE插槽。

所述系统的CPU节点内存配置至少为64GB，每个节点的最大功率支持至少1200W；MIC节点内存配置为至少128GB，最大功率支持至少1800w。

所述系统的操作系统、编译器及驱动都支持CPU、MIC。

所述操作系统为Linux，所述编译器为Intel的icc、icpc、ifort。

所述系统中CPU集群系统的每个节点计算设备包括2个CPU芯片，所述CPU芯片包括8个核心。

MIC集群系统的每个节点计算设备包括2个CPU芯片、2个MIC卡，所述CPU芯片包括8个核心，所述的MIC卡包括至少50个核心。

系统包括：

第一执行系统，其采用CPU集群进行计算，每个计算节点的处理器由2个CPU芯片实现，用于执行信息处理；

第二执行系统，其采用MIC集群进行计算，每个计算节点的处理器由2个CPU芯片和2块MIC卡实现，每个计算节点分为三个执行单元：

第一执行单元，其处理器由2个CPU芯片实现，用于执行信息处理；

第二、第三执行单元，均与所述第一执行单元连接，处理器分别由1块MIC卡实现，用于与所述第一执行单元并行执行信息处理。

第一执行系统与第二执行系统的第一、第二、第三执行单元采用多线程的方式执行信息处理。

第一执行系统与第二执行系统的第一、第二、第三执行单元基于负载均衡的原则执行信息处理。

CPU集群每个计算节点启动16个线程执行信息处理；MIC集群每个计算节点所述第一执行单元启动16个线程执行信息处理、所述第二、第三执行单元启动至少200个线程执行信息处理。

本发明的有益效果是： 本发明混合异构集群系统由纯CPU节点计算集群和MIC节点计算集群组成，可以在保留原有传统CPU集群系统的同时，实现计算规模的扩展，满足高性能应用的要求，并且此系统可以有效的提高系统性能。

附图说明

图1是大规模计算的CPU+ MIC混合异构集群系统实施例1的模块结构示意图；

图2是大规模计算的CPU+ MIC混合异构集群系统实施例2的模块结构示意图；

图3是 PSTM串行运行效果图；

图4是采用本发明系统运行PSTM的运行效果图。

具体实施方式

参照说明书附图对本发明的方法作以下详细地说明。

实施例1