[发明专利]一种金属线成膜工艺方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，涉及一种半导体成膜工艺，尤其涉及一种金属线成膜工艺方法。

背景技术

金属线成膜工艺对半导体器件的特性有着至关重要的影响，尤其是器件的导电电阻。由于半导体工艺集成化趋势，半导体芯片的性能也越来越丰富，伴随而来的就是半导体芯片的集成化度导致的电路集中，器件发热量增加，最终影响器件的性能和使用寿命。

如图3B所示，传统的金属线成膜工艺一般采用如下步骤：首先衬底上形成阻挡层，在阻挡层上生长第一层金属层，然后再生长第二层金属层和阻挡层，最后通过图形刻蚀形成金属线模型。传统工艺采用一次成膜直接生成一层金属层，成膜一层阻挡保护层防止氧化，由于金属层成膜时晶体趋向生长，不同晶体金属刻蚀速率不同，当刻蚀完毕后，刻蚀速率较慢的晶体金属没有被刻蚀完全，该传统工艺容易引起金属刻蚀残留（见图1），在刻蚀槽内形成金属黑点，由于黑点会造成器件短路（参见图4A，图4C）。

发明内容

本发明要解决的技术问题是提供一种金属线成膜工艺方法，通过改变金属铝膜趋向生长的方式，减少金属铝刻蚀残留，防止刻蚀槽内金属黑点的形成，有效改善由于黑点造成的器件短路，提高了器件的封装质量。

为解决上述技术问题，本发明提供一种金属线成膜工艺方法，主要包含以下步骤：

1)在衬底上形成第一层阻挡层；

2）在第一层阻挡层上形成第一层金属层；

3）刻蚀掉一部分第一层金属层；

4）依次形成第二层金属层和第二层阻挡层；

5)图形刻蚀形成金属线。

进一步地，在步骤1）中，所述第一层阻挡层为TiN或者Ti与TiN的复合材料，其成膜厚度为

进一步地，在步骤2）中，所述在第一层阻挡层上形成第一层金属层，主要采用物理溅射成膜工艺，成膜厚度为溅射温度为10～500℃，压力在1～10torr。

进一步地，在步骤3）中，所述刻蚀第一层金属层的方法选自干法刻蚀、湿法刻蚀中的一种或者几种，刻蚀厚度为

进一步地，在步骤3）中，刻蚀前后第一层金属层的膜厚比为100：90-1000：999；所述刻蚀第一层金属层的方法采用干法刻蚀中的等离子刻蚀方法，除去表面的金属氧化膜，刻蚀温度为10～500℃，刻蚀压力在1～10torr；该步骤通过刻蚀方式改善第一层金属层表面的晶体形貌。

进一步地，在步骤4）中，所述形成第二层金属层和第二层阻挡层，主要采用物理溅射成膜工艺，第二层金属层成膜厚度为溅射温度为10～500℃，压力在1～10torr：第二层阻挡层材料为Ti与TiN的复合材料，第二层阻挡层的成膜厚度为溅射温度为10～500℃，压力在1～10torr。

进一步地，在步骤5）中，所述图形刻蚀的刻蚀方法包括干法刻蚀和湿法刻蚀。

和现有技术相比，本发明具有以下有益效果：本发明金属线成膜工艺方法能够有效的改善金属线多次成膜造成的趋向生长，通过改变金属铝膜趋向生长的方式，使得刻蚀以后的金属划片槽内金属残留减少，防止刻蚀槽内金属黑点的形成，有效改善由于黑点造成的器件短路，提高了器件的封装质量。

附图说明

图1是传统工艺成膜形成器件划片槽内刻蚀残留的示意图；

图2是采用本发明金属线成膜工艺方法的成膜结构示意图；

图3A是本发明金属线成膜工艺方法的工艺流程图；

图3B是传统金属线成膜工艺方法的工艺流程图；

图4A是采用传统金属线成膜工艺方法形成的金属线层示意图；

图4B是采用本发明金属线成膜工艺方法形成的金属线层示意图；

图4C是采用传统金属线成膜工艺方法导致金属刻蚀残留及刻蚀槽内形成金属黑点的示意图；

图4D是采用本发明金属线成膜工艺方法后的金属划片槽内金属铝残留减少的示意图；

其中，图中附图标记说明如下：

101-衬底，102-第一层阻挡层，103-第一层金属层，104-第二层金属层，105-第二层阻挡层。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

如图2和图3A所示，本发明一种金属线成膜工艺新方法，步骤包括：

1)在衬底101上形成第一层阻挡层102以防止金属成膜时对衬底101造成的损伤；所述第一层阻挡层102，成膜厚度为为TiN或者Ti与TiN的复合材料。