[发明专利]电子装置无效

专利信息
申请号: 201310169838.9 申请日: 2013-05-10
公开(公告)号: CN104143350A 公开(公告)日: 2014-11-12
发明(设计)人: 王雅国;陈俊卿 申请(专利权)人: 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
主分类号: G11C7/10 分类号: G11C7/10
代理公司: 代理人:
地址: 518109 广东省深圳市*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 电子 装置
【说明书】:

技术领域

发明涉及一种电子装置。

背景技术

电子装置(例如DVD播放机等)通常包括主芯片及多个功能模块(例如音频放大器等),主芯片具有多个GPIO(general purpose input/output,通用输入输出接口)引脚及升级引脚。主芯片的多个GPIO引脚分别连接多个功能模块,主芯片通过GPIO引脚输出GPIO控制信号以控制功能模块执行对应的功能。主芯片的升级引脚连接烧录器,主芯片连接Flash存储器,该烧录器通过主芯片的升级引脚对Flash存储器中的程序进行升级。

为了节约成本,主芯片的GPIO引脚数量通常是有限的。为了节约GPIO引脚,在上述Flash存储器执行完升级动作后,主芯片即将升级引脚设置为GPIO引脚,也即升级引脚也可作为GPIO引脚连接功能模块并可 输出GPIO控制信号以控制功能模块执行对应的功能。

然而,当需要再次对Flash存储器进行升级动作时(例如软件开发人员需要调试程序时),由于升级引脚已被设置为GPIO引脚,因此烧录器将不能通过已被设置为GPIO引脚的升级引脚将程序烧录到Flash存储器中,给软件开发人员造成了困扰。

发明内容

鉴于此,有必要提供一种在升级引脚已被设置为GPIO引脚的情况下将程序烧录至存储单元的电子装置。

一种电子装置,包括具有升级引脚的主芯片、存储单元及状态改变单元。存储单元具有使能引脚、读引脚及写引脚,主芯片用于在使能引脚为第一电平状态时通过读引脚及写引脚对存储单元分别进行读出操作及写入操作。当主芯片上电时,主芯片将所述使能引脚设置为第一电平状态;该主芯片还用于在从上电瞬间开始的第一预定时间段之后通过读引脚读取并运行存储单元中的程序以将升级引脚设置为GPIO引脚。升级引脚与烧录器连接,状态改变单元用于响应用户操作在从主芯片上电瞬间开始的第二预定时间段之内控制使能引脚不为第一电平状态,并在所述第二预定时间段之后将使能引脚维持在第一电平状态;使得烧录器在所述第二预定时间段之后通过升级引脚及写引脚对存储单元中的程序进行升级,该第二预定时间段大于第一预定时间段。

上述电子装置,在升级引脚已被设置为GPIO引脚的情况下可响应用户操作将程序烧录至存储单元,也即可对存储单元进行升级,给用户带来了便利。

附图说明

图1为一较佳实施方式的电子装置的功能模块图。

主要元件符号说明

电子装置100主芯片10升级引脚12存储单元20使能引脚22读引脚24写引脚26状态改变单元30烧录器40GPIO模块80

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司,未经鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310169838.9/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 用于存储器应用的锁存电路-201910310926.3
  • 安迪·旺坤·陈;特瑞沙·路易斯·麦克劳林;富兰克·大卫·弗里德里克;理查德·斯洛博德尼克;庄耀功 - ARM有限公司
  • 2019-04-17 - 2019-10-29 - G11C7/10
  • 本文描述的各种实施方式涉及具有第一锁存电路的集成电路,所述第一锁存电路具有锁存多个输入数据信号的多个第一锁存器。集成电路可以包括第二锁存电路,第二锁存电路具有单个第二锁存器,单个第二锁存器接收来自多个第一锁存器的锁存的多个输入数据信号,并且基于锁存的多个输入数据信号输出单个锁存数据信号。集成电路可以包括耦合在第一锁存电路和第二锁存电路之间的中间逻辑电路。中间逻辑电路可以从第一锁存电路接收多个输入数据信号并且将其组合成单个数据信号,所述单个数据信号被提供给第二锁存电路的单个第二锁存器,以作为单个锁存数据信号输出。
  • 半导体装置-201811473027.7
  • 韩愍植 - 爱思开海力士有限公司
  • 2018-12-04 - 2019-10-22 - G11C7/10
  • 半导体装置可包括多个数据线集和多用途寄存器(MPR),其被配置为存储至少一个数据集并且通过多个数据线集的第一部分输出所存储的至少一个数据集,作为寄存器读取数据。半导体装置还可以包括数据输入/输出电路,被配置为将寄存器读取数据驱动到驱动器阵列,以将寄存器读取数据复制到多个数据线集的第二部分中,其中在多个数据线集的第一部分中的数据线集与在多个数据线集的第二部分中的数据线集不同,以及其中驱动器阵列在写入操作期间驱动多个数据线集。
  • 半导体存储器件及其操作方法-201910171014.2
  • 尹荣俊;金显承 - 爱思开海力士有限公司
  • 2019-03-07 - 2019-10-18 - G11C7/10
  • 本申请公开了一种半导体存储器件及其操作方法。一种半导体存储器件包括:存储区域,其包括多个存储器组,并且适用于基于第一读取控制信号和第二读取控制信号以及读取地址信号而输出来自多个存储区域之中的第一存储区域和第二存储区域的第一读取数据和第二读取数据;调度器,其适用于基于第一读取控制信号和第二读取控制信号而输出读取调度信号;以及输出驱动器,其适用于基于模式信号而将第一读取数据和第二读取数据以预定的突发长度交替地输出到数据焊盘两次或更多次,其中,基于所述读取调度信号,第一读取数据根据第一突发序列而被输出到数据焊盘,以及第二读取数据根据第二突发序列而被输出到数据焊盘。
  • 包括多个锁存器的存储器设备和包括该设备的片上系统-201910274419.9
  • 刘英信;金珉修;黄铉澈 - 三星电子株式会社
  • 2019-04-04 - 2019-10-18 - G11C7/10
  • 存储器设备包括:多个锁存器,布置在包括第一列和第二列的多个列中和多个行中;第一触发器,被配置为基于时钟向多个锁存器中布置在第一列中的第一锁存器输出第一数据;以及第二触发器,被配置为基于时钟向多个锁存器中布置在第二列中的第二锁存器输出第二数据。第一触发器还被配置为,在第一锁存器和第二锁存器不管输入如何而维持输出的锁定时间段中,阻塞第一数据向第一锁存器的输出,第二触发器还被配置为,在锁定时间段中,阻塞第二数据向第二锁存器的输出。
  • 一种会计电算化数据保护装置-201920305865.7
  • 刘晓玉;王瑞娟 - 刘晓玉
  • 2019-03-12 - 2019-10-18 - G11C7/10
  • 本实用新型提供了一种会计电算化数据保护装置,包括:装置本体、第一壳体、U盘接头;所述装置本体的上部设置有第一壳体,且第一壳体与第二壳体通过插合方式相连接;所述第一壳体的一端设置有U盘接头及锁块,且U盘接头与第一壳体通过嵌入方式相连接;所述第二壳体的上端设置有锁环,且锁环与第二壳体通过薄壁轴承相连接;所述锁环上部的内侧设置有锁槽;所述第二壳体的下端设置有芯帽,且芯帽与第二壳体通过旋接方式相连接。通过对一种会计电算化数据保护装置的改进,具有结构设计合理,便于携带使用,伪装隐蔽性强,防盗效果好,可有效保证U盘数据安全的优点,从而有效的解决了本实用新型在背景技术一项中提出的问题和不足。
  • 用于存储器内操作的设备及方法-201880013192.6
  • P·V·莱亚 - 美光科技公司
  • 2018-02-15 - 2019-10-11 - G11C7/10
  • 本发明包含用于存储器内操作的设备及方法。一种实例性设备包含存储器装置,所述存储器装置包含存储器单元的多个子阵列,其中所述多个子阵列包含所述相应多个子阵列的第一子集及所述相应多个子阵列的第二子集。所述存储器装置包含耦合到所述第一子集的感测电路,所述感测电路包含感测放大器及计算组件。所述设备还包含控制器,所述控制器经配置以引导:一定数目个数据值从所述第二子集中的子阵列到所述第一子集中的子阵列的第一移动,以及由耦合到所述第一子集的第一感测电路对所述数目个数据值执行多个顺序存储器内操作。
  • 用于提供比较访问功能的存储器设备-201580044539.X
  • S.托米施马;S-L.L.卢 - 英特尔公司
  • 2015-08-18 - 2019-10-01 - G11C7/10
  • 用于确定存储器设备处的比较信息的技术和机制。在实施例中,存储器设备从存储器控制器接收包括或以其它方式指示对应于存储器设备的存储器位置的地址的信号。在确定信号指示比较操作的情况下,存储器设备检索存储在存储器位置处的数据,并且执行数据与包括在所接收到的信号中或以其它方式由所接收到的信号指示的参考数据值的比较。存储器设备向存储器控制器发送表示比较结果的信息。在另一实施例中,存储器控制器提供通过这样的存储器设备控制比较操作的信号。
  • 半导体存储装置及包括其的系统-201510600698.5
  • 尹大镐 - 爱思开海力士有限公司
  • 2015-09-18 - 2019-09-24 - G11C7/10
  • 一种半导体存储装置,包括:DBI计算块、反相锁存块、反相数据选择输出块以及管道锁存块。DBI计算块执行DBI计算并基于DBI计算的结果来输出DBI结果信号。反相锁存块在DBI使能信号被使能时将数据反相并输出反相的数据。反相数据选择输出块响应于DBI结果信号和管道输入信号来输出反相的数据作为数据反相信号。管道锁存块接收未反相的数据和反相的数据,并根据DBI计算的结果来将数据和反相的数据中的一个输出。
  • 数据存储方法及装置-201610353258.9
  • 余云锋;吴大畏;李晓强 - 深圳市硅格半导体有限公司
  • 2016-05-24 - 2019-09-20 - G11C7/10
  • 本发明公开了一种数据存储方法,所述数据存储方法包括:移动存储设备检测到数据文件的修改指令时,确定所述修改指令对应的数据文件;确定所述数据文件在预设的文件目录表中的簇号;当所述数据文件在所述文件目录表中的簇号比当前标记簇号靠前时,禁止所述修改指令对应的修改操作,其中,所述当前标记簇号在所述移动存储设备上电时,根据上电前的最大有效簇号的最大临界点确定。发明还公开了一种数据存储装置。本发明提高数据存储的安全性。
  • 识别头及识别装置-201920122073.6
  • 不公告发明人 - 广州众诺电子技术有限公司
  • 2019-01-24 - 2019-09-20 - G11C7/10
  • 本实用新型涉及一种识别头及包括该识别头的识别装置,其中识别头包括主体及探针,所述主体包括芯片,所述探针与芯片电性连接;还包括电池,所述电池与主体的连接关系包括第一连接关系及第二连接关系,当所述连接关系为第一连接关系时,所述电池与芯片电性连接。本实用新型所述的识别头通过外置有电池,使得电池与识别头的主体的连接关系包括第一连接关系及第二连接关系,可有效的提高识别头的续航时间,且通过外置电池可尽可能的降低识别头的体积及重量,使得识别头操作更方便。另外通过外置电池,可使得多个识别头的主机共用电池,从而减少产品的成本。
  • 存储系统和控制装置-201910175421.0
  • 伊藤广树 - 佳能株式会社
  • 2019-03-08 - 2019-09-17 - G11C7/10
  • 提供了一种存储系统和控制装置。该存储系统包括:控制器;第一桥、第二桥和第三桥,其以级联方式至少部分地连接到控制器;以及多个存储设备,所述多个存储设备中的各个存储设备均连接到第一桥、第二桥和第三桥当中的桥。控制器以及第一桥、第二桥和第三桥中的至少一者包括:存储器,其被构造为存储包括各个桥和各个存储设备的连接构造的信息;确定单元,其被构造为基于存储在存储器中的信息,确定桥和连接到桥的多个存储设备的连接构造是否从前次操作时的连接构造改变了;以及重设单元,其被构造为如果连接构造被确定为改变了,则根据连接构造的改变而重设各个桥的操作模式。
  • 存储器装置-201710003711.8
  • 林继正 - 华邦电子股份有限公司
  • 2017-01-04 - 2019-09-17 - G11C7/10
  • 一种存储器装置,包括多个引脚及多个存储器管芯。各个存储器管芯耦接这些引脚,并且各个存储器管芯包括匹配电路及核心电路。于上电的过程中,依据数据脚位或控制脚位的电压准位,匹配电路可自动选择所要启动的存储器管芯。当核心致能信号致能时,核心电路进行运作,当核心致能信号禁能时,核心电路停止运作。当这些存储器管芯的其中之一的核心电路进行运作时,其余的存储器管芯的核心电路为停止运作。本发明提供的存储器装置,可依据数据脚位或控制脚位的电压电平自动选择所要启动的存储器管芯,因此不用增加选择管芯用的引脚,以降低存储器装置的硬件成本。
  • 集成电路中的状态可见性和操纵-201610879749.7
  • M·胡顿;S·亚特萨特 - 阿尔特拉公司
  • 2016-10-08 - 2019-08-23 - G11C7/10
  • 本公开涉及集成电路中的状态可见性和操纵。在第一模式中,控制电路可以通过经由配置资源对配置存储器位进行编程来实施关于集成电路中的存储电路的电路设计。在运行关于集成电路的电路设计实施方案期间,可以访问存储电路以进行读操作和写操作。在第二模式中,控制电路可以经由配置资源或经由接口电路和被分配给电路设计实施方案的互连资源来执行在存储电路处的读访问操作和写访问操作。仅举数例,用于执行在存储电路处的访问操作的典型应用包括:错误注入和观察、对电路设计的统计监测、对诸如重置信号的某些信号的初始化和分布、事件取样。
  • 一种存储装置-201822196547.X
  • 李志雄 - 深圳市江波龙电子股份有限公司
  • 2018-12-25 - 2019-08-23 - G11C7/10
  • 本申请公开了一种存储装置,该存储装置包括:控制芯片;存储芯片,与所述控制芯片电连接;通信接口,与所述控制芯片电连接,被配置于可与外部设备进行通信连接;其中,所述通信接口至少包括第一通信接口和第二通信接口,所述第一通信接口和所述第二通信接口所采用的通信协议不同。通过上述方式,本申请提供的存储装置包括至少两种以上采用不同通信协议的通信接口,能够基于外部需要连接的设备让用户灵活选择适配的通信接口,提高可用性。
  • 双端口存储系统的存取控制方法-201610214548.5
  • 权大贤;李寿康 - LS产电株式会社
  • 2016-04-07 - 2019-08-09 - G11C7/10
  • 本发明提供了一种双端口存储系统的存取控制方法。该方法包括:由第一处理器,请求由双端口存储器的存取;以及由双端口存储器,发送根据存取请求的结果信号给第一处理器,其中结果信号包括用于通知存取成功的第一结果信号、用于通知存取失败的第二结果信号、和用于通知存取持续的第三结果信号。
  • 具备信息检索功能的存储器及其利用方法、装置、信息处理方法-201480070692.5
  • 井上克己 - 井上克己
  • 2014-12-18 - 2019-08-09 - G11C7/10
  • CPU不擅长对存储器上的信息进行搜索的处理,而擅长对信息进行搜索的相联存储器(CAM)难以构建能够应对大数据的大容量的存储器。通过在一般的存储器中加入电路规模极小的1比特并行逻辑运算器,从而使大容量存储器变身为具有与相联存储器(CAM)匹敌的信息检索能力的能动型的存储器,通过该存储器,能够实现完全并行检索的超高速内存数据库。
  • 具有选通信号发送器的集成电路装置和半导体装置-201811072322.1
  • 吉汎涌;金梁基 - 三星电子株式会社
  • 2018-09-14 - 2019-08-06 - G11C7/10
  • 提供了一种集成电路装置和半导体装置,所述集成电路装置包括:读取选通信号发送器,包括主输出驱动电路和牺牲输出驱动电路,牺牲输出驱动电路的输出端子电结合到主输出驱动电路的输出端子。读取选通信号发送器被配置为:(i)响应于一对周期性驱动信号,在读取时间间隔期间生成周期性激活的读取选通信号,所述一对周期性驱动信号的相位在读取时间间隔期间相对于彼此相差180°;(ii)响应于激活的牺牲控制信号,在非读取时间间隔期间以固定的逻辑电平生成禁用的读取选通信号。主输出驱动电路在读取时间间隔期间响应于所述一对周期性驱动信号,牺牲输出驱动电路在非读取时间间隔期间响应于激活的牺牲控制信号。
  • 分离式机载存储设备-201821973326.2
  • 章圣焰;朱国士 - 中国航空无线电电子研究所
  • 2018-11-28 - 2019-08-06 - G11C7/10
  • 本实用新型公开了一种分离式机载存储设备,该分离式机载存储设备的机箱体呈圆柱形,机箱体与连接器的外壳合件对接,内部包含接口用PCB模块、控制用PCB模块和存储用PCB模块,与连接器的接触件配合使用的针脚直插式焊接在接口用PCB模块上,控制用PCB模块的一面布置主控电路,存储用PCB模块的一面或二面上布置闪存FLASH芯片,接口用PCB模块与控制用PCB模块之间的对接面上、控制用PCB模块与存储用PCB模块之间的对接面上均布置有相互配合的用于数据传输和供电插座、插头。本实用新型实现不占用机载主设备内部空间,同主设备可快速耦合和快速分离,使用方便快捷,圆柱形的外观使得设备的小型化设计易于实现。
  • 存储器中的交换运算-201580047645.3
  • 凯尔·B·惠勒 - 美光科技公司
  • 2015-09-03 - 2019-08-06 - G11C7/10
  • 本发明的实例提供与在存储器中执行交换运算有关的设备及方法。实例设备可包含第一群组的存储器单元,其耦合到第一感测线且经配置以存储第一元素。实例设备还可包含第二群组的存储器单元,其耦合到第二感测线且经配置以存储第二元素。实例设备还可包含控制器,其经配置以致使在无需经由输入/输出I/O线来传送数据的情况下通过控制感测电路以执行若干运算而将所述第一元素存储于所述第二群组的存储器单元中且将所述第二元素存储于所述第一群组的存储器单元中。
  • 一种差分延迟电路、压控延迟线调谐电路及芯片-201810067749.6
  • 李敏娜 - 长鑫存储技术有限公司
  • 2018-01-24 - 2019-07-30 - G11C7/10
  • 本发明提供一种用于压控延迟线的差分延迟电路、压控延迟线调谐电路及芯片,其中用于压控延迟线的差分延迟电路包括:一对差分输入晶体管、电压信号输入单元、电阻调整单元和交叉耦合单元;电阻调整单元与电压信号输入单元并联设置,且电阻调整单元与控制电路相连接,并根据控制电路生成的负载控制信号调节电阻调整单元的负载,以调节压控延迟线的调谐范围。本发明实施例的技术方案通过调节PMOS管阵列中若干个PMOS管的导通和截止,调节差分延迟电路的负载大小,从而扩大压控延迟线的调谐范围,使电路运行更加稳定安全。
  • 存储器件和存储器封装体-201811329362.X
  • 许珍锡;崔桢焕;金旺洙;成侑昶;李俊夏;田周鄠 - 三星电子株式会社
  • 2018-11-09 - 2019-07-26 - G11C7/10
  • 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器,每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器,该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路,该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据,调整多个接收器。
  • 多个独立的串行链接存储器-201910482688.4
  • 金镇祺;潘弘柏 - 考文森智财管理公司
  • 2006-09-29 - 2019-07-23 - G11C7/10
  • 本发明公开一种用于在半导体存储器中串行数据链接接口和存储体之间控制数据传输的装置、系统和方法。在一实施例中,本发明公开了一种具有多个串行数据链接和多个存储体的闪烁存储器设备,其中,所述链接独立于所述多个体。所述闪烁存储器设备可以以菊花链配置级联,并在存储器设备之间使用回波信号线串行通信。此外,本发明描述了一种虚拟多链接配置,其中使用单个链接来模拟多链接。
  • 基于屏障命令按顺序存储数据的存储设备-201811590628.6
  • 黄珠荣 - 三星电子株式会社
  • 2018-12-20 - 2019-07-19 - G11C7/10
  • 一种将数据编程到包括非易失性存储设备的存储设备的方法,包括:从主机接收第一屏障命令至第三屏障命令;从主机接收与第一屏障命令至第三屏障命令相对应的第一数据至第三数据;合并第一屏障命令和第二屏障命令并基于第一屏障命令和第二屏障命令的顺序将第一数据和第二数据顺序地编程到非易失性存储设备;验证第一数据和第二数据两者的编程完成,当第一数据和第二数据的编程完成时映射入第一数据和第二数据的映射信息;以及当第一数据和第二数据中的至少一个的编程未完成时映射出第一数据和第二数据两者的信息;以及在映射入或映射出之后将第三数据编程到非易失性存储设备。
  • 一种应用于CIM的电力数据存储方法及系统-201810770419.3
  • 韩雪 - 山东科博通信有限公司
  • 2018-07-13 - 2019-07-19 - G11C7/10
  • 公开一种应用于CIM的电力数据存储系统及方法,该系统包括:单元阵列、控制模块、CIM数据判定模块、行列译码器、数据寄存模块、编程模块、页缓冲模块、感测放大模块、通信模块及电源模块。该系统和方法能够在电力大数据的场景中基于CIM进行数据的快速、准确、稳定存储,对CIM电力数据的高精度、快速存储,并为后续数据的高速访问、共享、应用、分析提供稳定的保障。
  • 非易失性存储设备以及操作其的方法-201811293761.5
  • 方真培;边大锡;金志秀 - 三星电子株式会社
  • 2018-11-01 - 2019-07-16 - G11C7/10
  • 一种非易失性存储设备包括:包含多个存储单元的存储单元阵列;用于执行多个读取操作并且存储读取操作的结果的页缓冲器,其中,读取操作中的每一个包括用于多个存储单元中的所选择的存储单元的至少一个读出操作;多读出管理器,用于确定多个读取操作中的每一个的读出操作的数量并且控制页缓冲器执行读取操作;以及数据识别器,用于基于读取操作的结果来识别所选择的存储单元的比特的数据状态,其中,多读出管理器确定用于读取操作当中的至少一个读取操作的读出操作的数量不同于用于读取操作当中的其他读取操作的读出操作的数量。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top