[发明专利]半导体装置及其测试方法

说明书

相关申请的交叉引用

本申请要求2012年8月29日向韩国知识产权局提交的申请号为10-2012-0094866的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体装置，更具体而言，涉及一种层叠有多个芯片的三维（3D）半导体装置及其测试方法。

背景技术

为了增加半导体装置的集成度，已经研究了三维（3D）半导体装置，所述三维（3D）半导体装置被配置成通过将多个芯片层叠并封装成单个封装体来增加集成度。近来，已经利用了穿通硅通孔（through-silicon via，TSV）方案，所述穿通硅通孔方案是将硅通孔形成为穿通多个层叠的芯片以将芯片电连接在一起。

3D半导体装置包括多个通孔（through-via），使得多个层叠的芯片可以共同地接收各种信号。例如，针对存储器装置，多个层叠的芯片全部通过通孔来共同地接收地址信号、测试信号、输入/输出线信号及命令信号。

然而，各种缺陷会出现在通孔中。例如，缺陷可以包括：空隙，所述空隙在通孔没有被导电材料完全填充时出现；凸块接触失效，所述凸块接触失效当芯片弯曲或凸块材料移动时出现；裂缝，所述裂缝出现在通孔中等。

如上所述，因为通孔将多个芯片电连接在一起，所以如果缺陷出现，特别是如果由于缺陷而使电连接断开时，TSV不能正确地执行其功能。因此，需要一种用于准确地检测有缺陷的通孔的测试工艺，以及一种用于将有缺陷的通孔用正常的通孔替换的修复工艺。

图1是示出现有的半导体装置的配置的示图。在图1中，半导体装置包括：第一通孔11、第二通孔12以及第三通孔13、测试电压施加单元14、测试电压输出单元15以及移位单元16。测试电压施加单元14响应于测试模式信号TM_TSV而将测试电压VTEST施加到第一通孔11至第三通孔13。测试电压输出单元15包括分别与第一通孔11至第三通孔13耦接的通过门。通过门响应于由移位单元16产生的选择信号SEL<0:2>而导通，由此传送流经第一通孔11至第三通孔13到测试焊盘17的电流。移位单元16从测试模式信号TM中产生选择信号SEL<0:2>。

当执行半导体装置的测试操作时，测试电压施加单元14同时将测试电压VTEST施加到第一通孔11至第三通孔13，并且移位单元16将选择信号SEL<0:2>顺序使能。由于将选择信号SEL<0:2>顺序使能，所以将流经第一通孔11至第三通孔13的电流传送到测试焊盘17。通过判定在测试焊盘17测得的电流量，可以测试是否已正确地形成第一通孔11至第三通孔13。

图2示出通过通孔电连接的两个半导体芯片的配置，并示出通孔中的缺陷。当上芯片20和下芯片30垂直地层叠时，上芯片20的通孔21至23分别与下芯片30的通孔31至33电连接，并且凸块25和34-36用于通孔21-23与通孔31-33之间电连接。附图标记“A”和“B”示出未正确地形成的通孔的电连接。附图标记“A”描述了开路故障，所述开路故障由于上芯片20不存在应将将上芯片20的通孔21与下芯片30的通孔31连接的凸块（没有被正确地形成）而发生，而附图标记“B”描述了短路故障，所述短路故障因为不应当存在的上芯片的通孔22与相邻下芯片的通孔33之间的连接（由于上芯片的凸块25未对准而存在）而发生。

在图1中所示的半导体装置配置的情况下，可以较容易地将诸如“A”的情况检测为缺陷；但在图1中所示的半导体装置配置的情况下，将“B”的情况检测为缺陷是困难的。这是因为流经上芯片的通孔22的电流可以经由下芯片的通孔33输出，即使上芯片的通孔22未与下芯片的通孔33电连接。因此，需要开发一种改进的半导体装置，能够检测通孔之间电连接的所有类型的缺陷状态。

发明内容

本文描述了一种半导体装置及其测试方法，所述半导体装置可以任意地选择并测试施加有测试电压的通孔、包括输出输出信号的通孔，并且检测通孔的电连接上出现的缺陷。

在本发明的一个实施例中，一种包括包含有多个通孔的芯片的半导体装置包括：测试电压输入单元，所述测试电压输入单元被配置成将测试电压施加到多个通孔中的一个；以及测试结果接收单元，所述测试结果接收单元被配置成接收从多个通孔中的一个或更多个中输出的输出信号。