[发明专利]用于高压应用的具有改进端子结构的沟槽型DMOS器件

权利要求书

1.一种用于半导体器件的端子结构，所述端子结构包括：

半导体衬底，所述半导体衬底具有有源区和端子区；

端子沟槽，所述端子沟槽位于所述端子区内并且从所述有源区的边界朝向所述半导体衬底的边缘延伸；

MOS栅，所述MOS栅形成在所述端子沟槽的邻近所述边界的侧壁上；

至少一个保护环沟槽，所述至少一个保护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端子区中；

端子结构氧化物层，所述端子结构氧化物层形成在所述端子沟槽和所述保护环沟槽上；

第一导电层，所述第一导电层形成在所述半导体衬底的背面表面上；以及

第二导电层，所述第二导电层形成在所述有源区和所述端子区顶上。

2.根据权利要求1所述的端子结构，其中所述MOS栅包括导电层和形成在所述端子沟槽的底部和所述导电层之间的栅氧化物层。

3.根据权利要求1所述的端子结构，其中所述半导体器件是肖特基二极管。

4.根据权利要求3所述的端子结构，其中所述肖特基二极管是在所述衬底的所述有源区中包括至少一个沟槽的TMBS肖特基二极管。

5.根据权利要求4所述的端子结构，其中所述至少一个沟槽衬有氧化物层并且填充有导电材料。

6.根据权利要求3所述的端子结构，其中所述至少一个保护环沟槽包括衬有氧化物层并且填充有导电材料的至少一个沟槽。

7.根据权利要求1所述的端子结构，其中所述第二导电层延伸成为连续层，所述连续层延伸到所述端子区中，在所述端子沟槽和所述保护环沟槽上方。

8.根据权利要求1所述的端子结构，其中在从功率晶体管和整流器组成的组中选择的器件中采用所述端子结构。

9.根据权利要求1所述的端子结构，其中所述至少一个保护环沟槽包括多个保护环沟槽和所述端子结构氧化物层并且所述第二导电层用作在所述多个保护环沟槽中的至少一些上方延伸的场板。

10.一种肖特基二极管，包括：

半导体衬底，所述半导体衬底具有形成在所述半导体衬底的有源区中的彼此分隔开的多个沟槽MOS器件；

端子沟槽，所述端子沟槽位于端子区中并且从所述有源区的边界朝向所述半导体衬底的边缘延伸；

至少一个保护环沟槽，所述至少一个保护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端子区中；

MOS栅，所述MOS栅形成在所述端子沟槽的邻近所述边界的侧壁上；

端子结构氧化物层，所述端子结构氧化物层形成在所述端子沟槽上，覆盖所述MOS栅的一部分并且在所述至少一个保护环沟槽上方并朝向所述衬底的边缘延伸；

第一导电层，所述第一导电层形成在所述半导体衬底的背面表面上；

第二导电层，所述第二导电层形成在所述有源区顶上，以利用所述衬底的位于所述沟槽MOS器件中的相邻沟槽MOS器件之间的一个或多个部分限定一个或多个肖特基势垒；以及

场板，所述场板在所述MOS栅的被暴露部分和所述端子结构氧化物层的设置在所述端子沟槽和所述至少一个保护环沟槽上的一部分上方延伸。

11.根据权利要求10所述的肖特基二极管，其中所述场板包括所述第二导电层的延伸到所述端子区中的一部分。

12.根据权利要求10所述的肖特基二极管，其中所述半导体衬底包括第一层和基体衬底，所述第一层具有轻掺杂的第一类型的导电杂质并且所述基体衬底具有重掺杂的所述第一类型的导电杂质。

13.根据权利要求10所述的肖特基二极管，其中所述保护环包括保护环沟槽，所述保护环沟槽形成在所述半导体衬底中，衬有氧化物层并且填充有导电材料。

14.根据权利要求13所述的肖特基二极管，其中所述沟槽MOS器件和所述端子沟槽形成在深度在约0.5微米至约10.0微米之间的所述第一层中。

15.根据权利要求13所述的肖特基二极管，其中所述端子沟槽的宽度在约10微米至约50微米之间。

16.根据权利要求10所述的肖特基二极管，其中所述沟槽MOS器件和所述MOS栅包括从金属、多晶硅和非晶硅组成的组中选择的材料。