[发明专利]一种槽栅功率器件及制造方法

说明书

技术领域

本发明属于半导体功率器件领域，尤其涉及一种采用斜坡场板结构提高槽栅器件耐压的结构。

背景技术

随着人们对功率半导体器件模块的不断研究和开发，市场上出现了可关断晶闸管(Gate Turn-Off Thyristor, GTO)、双扩散金属-氧化物-半导体场效应晶体管(Double-diffused MOSFET, DMOS），绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)等多种功率器件，其性能越来越好，应用也越来越广泛。功率集成电路的销售额呈现出逐年大幅递增趋势，已经渗透到了工业和消费市场的诸多领域。一个功率器件的性能指标，主要可以从击穿电压、最大电流、最大功率、导通电阻、面积、速度等多个角度来评判。在实际应用中，针对不同性能指标的要求，可以选择合适的功率器件。

相比于平面结构，槽栅(trench gate)结构的功率器件在集成度、可靠性等方面具有更突出的优势。在专利US5998833A中提出了一种带场板结构的槽栅功率器件，并给出了制备方法。针对这一公知的器件结构，又提出了几种沟槽改善的结构或制备方法，参考专利CN100437942C，CN100481503C。另一方面，为了进一步提高器件的耐压能力，需使场板下方的半导体耗尽区尽可能承担大的电压，那么理论上必须使该区域范围内的电场强度都接近或达到临界电场强度。一种公知的满足上述要求的技术是将介质层做成斜坡状，形成斜坡场板。对于平面器件结构，已有几种形成斜坡场板的方法，参考专利CN1181562C，CN101752208A，US2004/0129993A1。

因此，针对上述垂直结构的槽栅功率器件，存在进一步优化的余地，从而提高器件的耐压能力。

发明内容

为克服上述问题，本发明目的在于提供一种优化的槽栅功率器件结构，从而提高器件的耐压能力。

本发明提供一种槽栅功率器件，包括：带有漏区、漂移区、沟道区、源区的半导体衬底，位于所述半导体衬底内的沟槽，位于所述漂移区内的所述沟槽表面的第一介质层和所述沟道区内的第二介质层，以及填充于所述第一和第二介质层中的多晶硅，其特征在于，所述第一介质层的内壁为斜坡状。

优选地，所述第一介质层的内壁与半导体衬底表面所在平面的夹角为60~80度。

优选地，所述第二介质层材料为二氧化硅。

本发明还提供一种制备上述槽栅功率器件的方法，包括：

步骤S01：在半导体衬底表面形成硬掩模；

步骤S02：在所述半导体衬底内形成沟槽；

步骤S03：在所述漂移区内的所述沟槽的部分表面形成内壁为斜坡状的第一介质层；

步骤S04：在所述沟道区内的所述沟槽的部分表面形成第二介质层；

步骤S05：在所述第一和第二介质层中填充多晶硅，并进行平坦化处理；

步骤S06：去除所述硬掩模，形成所述槽栅功率器件。

优选地，所述步骤S01中，形成所述硬掩模的过程包括：依次在所述半导体衬底表面形成二氧化硅层和氮化硅层，形成双层硬掩模。

优选地，所述步骤S02中，采用光刻和刻蚀的方法在所述衬底内形成所述沟槽。

优选地，所述步骤S03包括：

(i) 在所述沟槽中填充所述第一介质层材料，并进行平坦化处理；

(ii) 以所述硬掩模为保护层，经刻蚀，在所述第一介质层材料的内壁上形成斜坡；

(iii) 采用湿法腐蚀所述第一介质层材料，降低所述第一介质层高度，露出所述沟道区的沟槽侧壁，形成所述内壁为斜坡状的第一介质层。

优选地，所述第二介质层材料为二氧化硅。

优选地，所述步骤S04中，通过热氧化的方式在所述沟道区内的沟槽的部分表面形成。

优选地，所述步骤S06，包括：

(i) 采用湿法腐蚀的方法去除所述硬掩膜；

(ii) 对所述沟道区和所述源区进行掺杂；

(iii) 完成电极引出，形成所述槽栅功率器件。

与现有技术相比，本发明的槽栅功率器件对场板结构作了优化，通过采用斜坡状的场板结构，可以进一步调整半导体漂移区中的电场强度，使该区域范围内的电场强度都接近或达到临界电场强度，从而有效提高器件的耐压能力。

附图说明

图1是本发明的一个较佳实施例的槽栅功率器件的结构示意图

图2是本发明的上述较佳实施例中的槽栅功率器件的制备方法的流程图