[发明专利]数据读取电路、非易失性存储器件以及读取数据的方法

说明书

相关申请的交叉引用

本申请要求2011年8月25日在韩国知识产权局递交的第10-2011-0085146号韩国专利申请和2011年10月27日在韩国知识产权局递交的第10-2011-0110719号韩国专利申请的优先权，其公开通过引用被全部包含于此。

技术领域

本发明构思涉及数据读取电路，更具体地，涉及通过使用多个基准电压来执行数据读取操作的数据读取电路、包括该数据读取电路的非易失性存储器件，以及从该非易失性存储器件读取数据的方法。

背景技术

半导体存储器是一种在基于半导体的集成电路上实施的电子数据存储设备。半导体存储器件的例子可以包括易失性存储器件和非易失性存储器件。易失性存储器件为保持所存储的信息需要电力，非易失性存储器件则不需要。

非易失性存储器件的例子可以包括相变随机存取存储器（Phase Change Random Access Memory，PRAM）、电阻随机存取存储器（Resistive Random Access Memory，RRAM）、磁随机存取存储器（Magnetic Random Access Memory，MRAM）以及铁电随机存取存储器（Ferroelectric Random Access Memory，FRAM）。PRAM通过更改制造器件的物质的状态来存储数据；RRAM使用例如复合金属氧化物的可变电阻材料来存储数据，所述复合金属氧化物的电阻值在被施加电压时改变；MRAM数据被由两个铁磁板形成的磁存储元件存储；并且，FRAM使用铁电层来存储数据。

具有改善的性能的半导体存储器件正在以几乎疯狂的速度发展。可以通过提高集成度、提高工作速度或者保障数据可靠性获得改善的性能。但是，由于很多因素所致，例如在制造半导体存储器件时出现的工艺偏差或者提供给用于操作半导体存储器件的电路（例如用于写或读数据的电路）的信号中的偏差，仍可能出现性能退化。因此，存在对于能够降低性能退化的半导体存储器件的需求。

发明内容

本发明构思提供了一种考虑到例如通常对性能有负面影响的多个因素，能够通过保障数据可靠性来改善半导体存储器件的性能的数据读取电路。本发明构思提供了一种包括该数据读取电路的非易失性存储器件，以及从该非易失性存储器件读取数据的方法。

根据本发明构思的一个示范性实施例，一种从非易失性存储器件读取数据的方法包括：在第一感测放大器处接收数据电压、第一基准电压和第二基准电压，其中，数据电压对应于存储在存储单元中的数据；在第一感测放大器处感测数据电压与第一基准电压和第二基准电压之间的电压电平差以产生第一差分输出信号和第二差分输出信号；以及在第二感测放大器处放大第一差分输出信号和第二差分输出信号以产生存储单元的读取数据。

第二感测放大器在第一延迟之后放大第一差分输出信号和第二差分输出信号。

第一延迟是从第一感测放大器被使能时到第二感测放大器被使能时的时间。

所述方法还包括：在接收数据电压和第一基准电压和第二基准电压之前，响应于控制信号，把第一感测放大器的第一差分输出端子和第二差分输出端子预充电到第一电平电压。

在第一感测放大器处执行的感测包括：存储施加于第一差分输出端子和第二差分输出端子的两个电压电平，其中，两个电压电平基于数据电压与第一基准电压和第二基准电压之间的电压电平差。

在第一感测放大器处执行的感测包括：响应于被延迟了第一延迟的控制信号，把所述两个电压电平作为第一差分输出信号和第二差分输出信号从第一感测放大器提供给第二感测放大器，其中，在第二感测放大器处执行的放大包含：放大第一差分输出信号和第二差分输出信号；以及，输出放大的第一差分输出信号和第二差分输出信号作为读取数据。

根据本发明构思的一个示范性实施例，一种非易失性存储器件包括：单元阵列，包括多个存储单元；以及，感测放大电路，被配置成在存储单元的数据读取操作期间接收存储单元的数据电压、第一基准电压和第二基准电压，基于数据电压与第一基准电压和第二基准电压之间的电压电平差产生差分输出信号，并输出差分输出信号作为从存储单元读取的数据。