[发明专利]一种选择性淀积栅氧和栅电极的方法

说明书

技术领域

本发明涉及一种栅氧和栅电极的制备方法，具体涉及一种选择性淀积栅氧和栅电极的方法，属于半导体集成电路制造技术领域。

背景技术

随着金属-氧化物-半导体场效应晶体管(MOSFET)特征尺寸的不断缩小, 绝缘栅介质层也按照等比例缩小的原则变得越来越薄，当栅介质层薄到一定程度后,其可靠性问题,尤其是与时间相关的击穿及栅电极中的杂质向衬底的扩散等问题,将严重影响器件的稳定性和可靠性。现在，SiO₂作为栅介质已经达到其物理极限，会由于量子直接隧穿效应而导致栅极漏电流显著增加，使器件功耗变大，同时可靠性变坏。用高k栅介质取代SiO₂栅介质，可以在保持等效氧化层厚度(EOT)不变的情况下大大增加其物理厚度，从而减小栅极漏电流。

高k栅介质材料因为解决了SiO₂接近物理厚度极限引发的诸多问题，而成为了代替SiO₂的热门材料。然而，由于多晶硅与HfO₂等高k栅介质材料结合会出现许多问题,如多晶硅栅耗尽效应、费米能级的钉扎、过高的栅电阻、严重的硼穿透等现象。因此,采用金属栅替代多晶硅栅电极成为发展的必然趋势。传统工艺中栅极的形成过程是先淀积栅氧和栅电极，然后对栅氧和栅电极进行光刻、刻蚀出栅极，其刻蚀工艺难度较大，良率偏低。

原子层淀积是一种在经过表面活性处理的衬底上利用表面饱和反应，对温度和反应物通量不太敏感的淀积方法。在原子层淀积过程中，新一层原子膜的化学反应是直接与前一层相关联的，这种方式使每次反应只淀积一层原子。相对于传统的淀积工艺而言，原子层淀积方法能精确地控制薄膜的厚度和化学组分，而且淀积的薄膜具有很好的均匀性和保形性，被认为是未来集成电路中制备薄膜最具有前景的技术。所谓选择性淀积是指利用化学试剂如十八烷基三乙氧基硅烷（ODTS）对集成电路衬底的不同表面进行化学修饰来实现薄膜的淀积在某些特定表面的生长，可以减少材料的浪费。

发明内容

有鉴于此，本发明的目的在于提出一种利用选择性淀积技术来制备栅极的方法，以减少材料的浪费，同时可以减小栅氧和栅电极的刻蚀难度，提高生产良率。

为达到本发明的上述目的，本发明提出了一种选择性淀积栅氧和栅电极的方法，具体步骤包括：

提供一个半导体衬底并清洗；

进行场氧区隔离；

生长一层二氧化硅；

淀积光刻胶；

光刻、刻蚀定义出栅极位置；

剥除光刻胶；

对二氧化硅进行表面处理；

在二氧化硅上吸附一层十八烷基三乙氧基硅烷（ODTS）； 

淀积高k栅介质；

淀积金属电极；

去除ODTS和二氧化硅。

进一步地，所述的二氧化硅的厚度为50-200纳米。所述的高k栅介质为Pr₂O₃、TiO₂、HfO₂、Al₂O₃或ZrO₂等材料，其厚度范围为2-20纳米。所述的金属电极由TiN、TaN、Ru或W等金属栅材料形成

更进一步地，所述的对二氧化硅进行表面处理的过程为：先用piranha solution（浓度为95-98%的H₂SO₄与H₂O₂的体积比为7：3）在室温下处理15--25分钟，之后在浓度为2%的HF酸溶液中浸泡1-3分钟，最后用去离子水冲洗干净。

本发明所提出的选择性淀积栅氧和栅电极的方法的优点是：

1、利用ODTS易于吸附在Si-OH界面而不易吸附在Si-H界面的特性，有选择性的淀积栅氧和栅电极材料，避免了不必要的材料浪费，节约了成本。

2、将对栅氧和栅电极的刻蚀转化为对SiO₂的刻蚀，降低了刻蚀工艺的难度，提高了生产效率。

3、采用原子层淀积的方法生长高k栅介质和金属栅的主体部分，保证了高k栅介质层的质量以及与金属栅良好的接触。

附图说明

图1为本发明所提供的选择性淀积栅氧和栅电极的方法的流程图。

图2至图8为利用本发明提供的选择性淀积栅氧和栅电极的方法来制备栅极的一个实施例的工艺流程图。

具体实施方式