[发明专利]一种芯片和一种芯片并行测试的方法

说明书

技术领域

本发明涉及半导体芯片测试技术领域，特别是涉及一种芯片和一种芯片并行测试的方法。

背景技术

随着微电子技术的飞速发展，并行芯片测试被引入印刷电路板、通讯产品和片上系统等集成电路领域并得到广泛应用。并行芯片测试指在同一时间内完成多项测试任务，包括在同一时间内完成对多个待测芯片的测试，或者，在单个待测芯片上异步或者同步地运行多个测试任务，同时完成对待测芯片多项参数的测量。

在并行测试时，待测芯片安装在探针台中，通过探针卡与测试机台相连，由测试机台通过执行测试指令以完成对待测芯片的测试过程，其中，探针卡的探针与芯片引脚(pin)一一连接。

现有的待测芯片通常有很多的数据线和地址线，导致很多的pin；以64Mbit Flash为例，其需要22根地址线加16根数据线，以及控制使能信号，总共需要64个pin；所述大数量的pin会产生如下问题：

1、由于探针与pin的一一连接，会需要大数量的探针，从而导致探针卡成本的急剧增加；

2、由于测试机台的测试通道有限，假设为256个，那么其只能和256个pin相连；这样，在一颗待测芯片具有64个pin的情况下，每次只能对4(256/64＝4)颗芯片进行测试。这样很难有高的并测数，导致测试时间和测试成本的增加。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够提高芯片的并行测试速度，降低测试成本。

发明内容

本发明所要解决的技术问题是提供一种芯片和一种芯片并行测试的方法，用以提高芯片的并行测试速度，降低测试成本。

为了解决上述问题，本发明公开了一种芯片，包括：

多个并口；

接口转换单元，包括多个接口，其中，所述接口与所述多个并口相连，且所述接口与测试机台的探针一一对应相连，包括：

串行接收模块，用于串行接收来自所述测试机台的测试数据；及

并行输入模块，用于在接收完毕后，将所述测试数据并行输入至所述多个并口；

处理单元，用于针对所述多个并口的测试数据，处理得到相应的处理数据；及

并转串输出单元，用于将所述多个并口的处理数据，通过并转串的方法输入至所述接口转换单元；

所述接口转换单元还包括：

串行输出模块，用于将所述处理数据，串行输出至所述测试机台。

优选的，所述接口转换单元包括移位寄存器；

所述测试数据为二进制码；

所述串行接收模块，具体用于在时钟的控制下，将所述二进制码由高到低或者由低到高逐位移入所述移位寄存器。

优选的，多个移位寄存器与所述多个并口一一对应，其中，第一个移位寄存器用于存储所述串行接收模块接收的二进制码；

所述并行输入模块包括：

转移子模块，用于在时钟的控制下，将某一并口的二进制码从所述第一个移位寄存器，转移至相应的移位寄存器；

输入子模块，用于将所述多个移位寄存器的二进制码，并行输入至相应的并口。

优选的，所述并转串输出单元包括：

第一并行输入模块，用于将所述多个并口的处理数据，并行输入至并口寄存器；

第一串行输出模块，用于将所述并口寄存器中的处理数据，串行输出至所述接口转换单元。

依据另一实施例，本发明还公开了一种芯片并行测试的方法，包括：

接口转换单元串行接收来自测试机台的测试数据，其中，所述接口转换单元位于待测芯片内部，其包括多个接口，所述接口与所述多个并口相连，且所述接口与测试机台的探针一一对应相连；

在接收完毕后，将所述测试数据并行输入至所述多个并口；

针对所述多个并口的测试数据，处理得到相应的处理数据；

将所述多个并口的处理数据，通过并转串的方法输出至所述接口转换单元；

所述接口转换单元将所述处理数据，串行输出至所述测试机台；

依据所述处理数据，得到该待测芯片的测试结果。

优选的，所述接口转换单元包括移位寄存器；

所述测试数据为二进制码；

所述串行接收步骤为，在时钟的控制下，将所述二进制码由高到低或者由低到高逐位移入所述移位寄存器。

优选的，多个移位寄存器与所述多个并口一一对应，其中，第一个移位寄存器用于存储所述串行接收的二进制码；

所述并行输入步骤包括：