[发明专利]控制模组

说明书

技术领域

本发明涉及一种控制模组，特别是涉及一种发光元件的控制模组。

背景技术

个人电脑、笔记本电脑、伺服器、储存器及嵌入系统等电子装置通常利用一个控制模组来控制多个发光二极管(LED)，以显示多个硬碟的状态。例如：每一个硬碟对应三个发光二极管，这三个发光二极管分别指示该硬碟的活动(activity)、确定(1ocate)及错误(error)资讯。

参阅图1，一种以往的控制模组包含一个起始端(initiator)11及一个目标端(target)12，这两端11、12间的通讯符合小外型规格委员会-8485(SFF-8485)规格书对串行式通用输入/输出(serial general purposeinput/output，SGPIO)汇流排的规范。

起始端11产生一个时钟信号(SClock)、一个载入信号(SLoad)，及一个带有硬碟状态资讯的数据输出信号(SDataOut)。目标端12包括一个目标芯片121。目标芯片121电连接到起始端11及多个发光二极管21，并接收时钟信号、载入信号及数据输出信号，且根据时钟信号及载入信号对数据输出信号进行串行至并行转换，以产生多个控制信号来分别控制发光二极管21是否发光，并产生一个传送到起始端11的数据输入信号(SDataIn)。

根据SFF-8485规格书的规范，载入信号及数据输出信号在时钟信号的上升缘转变。数据输出信号载有多个位元的数据，载入信号在数据输出信号的最后一个位元的数据传送时由低位准转变成高位准来指示目前一笔数据的传送将结束及下一笔数据的传送即将开始。目标芯片121根据时钟信号的下降缘对载入信号及数据输出信号进行取样，且根据取样到的载入信号对取样到的数据输出信号进行串行至并行转换。

然而，上述的控制模组有以下缺点：

(1)市面上销售的符合SFF-8485规格书规范的目标芯片121相当地昂贵，导致控制模组的成本较高。

(2)目标芯片121能控制的发光二极管21的数目有上限。参阅图2，当设计者想要控制更多发光二极管21时，除了必须使目标端12包括更多个目标芯片121外，还必须使起始端11产生更多个时钟信号、载入信号及数据输出信号，且接收更多个数据输入信号，导致起始端11可能需要以更多个芯片来实现，且控制模组需要利用较多条导线来在起始端11及目标端12间传递信号。

由此可见，上述现有的控制模组在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的控制模组，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的控制模组存在的缺陷，而提供一种新型的控制模组，所要解决的技术问题是提供一种成本较低的控制模组，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种控制模组，适用于控制一个包括多个发光元件的第一发光单元，其包含：

一个起始端，用以根据部分异于小外型规格-8485规格书的规范，产生一个时脉信号、一个在该时脉信号的下降缘转变的锁存信号，及一个在该时脉信号的下降缘转变的第一串行数据信号；及

一个目标端，包括：

一个第一目标芯片，电连接到该起始端，及适用于电连到该第一发光单元，用以接收该时脉信号、该锁存信号及该第一串行数据信号，并根据该时脉信号及该锁存信号对该第一串行数据信号进行串行至并行转换，以产生多个第一控制信号来分别控制该第一发光单元的发光元件是否发光。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

较佳地，依据本发明的一个较佳实施例，前述的控制模组，其中所述的时脉信号符合小外型规格-8485规格书对一个时钟信号的规范，该锁存信号与该小外型规格-8485规格书所规范的一个载入信号不同的地方包括该锁存信号在该时脉信号的下降缘转变，该第一串行数据信号与该小外型规格-8485规格书所规范的一个数据输出信号不同的地方包括该第一串行数据信号在该时脉信号的下降缘转变。

较佳地，依据本发明的一个较佳实施例，前述的控制模组，其中所述的第一目标芯片是根据该时脉信号的上升缘对该第一串行数据信号进行串行至并行转换。