[发明专利]兼容双精度和双单精度的浮点乘加器及其兼容处理方法

权利要求书

1.一种浮点乘加器，采用双通路算法，其特征在于，包括双单精度 和双精度复用乘法树，4:2压缩复合树，第一选择器，其中：

所述双单精度和双精度复用乘法树，用于对A×B乘法结果进行压缩， 其包括一X:2的压缩树和一(27-X):2的压缩树，分别对应进行双单精度操 作时的低部分单精度数和高部分单精度数的A×B乘法结果的部分积的压 缩，得到的压缩结果；

所述4:2压缩复合树，用于在双精度操作中，将所述双单精度和双精 度复用乘法树输出的四个结果相加复合得到真正的双精度的乘法结果；而 在双单精度操作中，将所述双单精度和双精度复用乘法树中的X:2压缩 树复合得到低部分单精度数的单精度乘法结果，(27-X):2压缩树复合得 到高部分单精度数的单精度乘法结果；

所述第一选择器，用于根据双单精度操作类型或者双精度操作类型， 从所述4:2压缩复合树的输出中，选择相应的操作数作为后续操作的输入， 进行双单精度操作或者双精度操作。

2.根据权利要求1所述的浮点乘加器，其特征在于，还包括双单精 度编码填充单元及基2的布斯编码器；所述双单精度编码填充单元将两个 长度为24×2位的单精度尾数，填充为双精度所使用的53位，从而在进 行双单精度操作和双精度操作时，可以共用一个基2的布斯编码器。

3.根据权利要求1所述的浮点乘加器，其特征在于，还包括56位宽 复用对齐移位器、57位3:2复用压缩树、108位复用LZA、57位复用加法 器和取反加法器、108位复用LOD、108位复用规格化移位器、106位复用 对齐移位器、107位复用半加器，其中：

所述56位宽复用对齐移位器，用于对A×B和C的结果进行对齐移位； 其对于双精度操作，全部位宽用于填充56位双精度数的移位；其对于双 单精度操作，用于填充两个单精度的27位数，中间空0；

所述57位3:2复用压缩树，用于将移位并取反后的操作数C和所述 双单精度和双精度复用乘法树结果进行压缩，得到两个数；其对于双精度 操作，全部位宽用于57位数的压缩计算；其对于双单精度操作，用于处 理两个单精度的28位数的压缩计算；

所述108位复用LZA，用于对A×B+C的结果的前导0位置进行预编码； 其对于双精度数，输入到复用LZA的是57位3:2复用压缩树的两个输出 与乘法树输出的低51位拼接而成的108位；其对于单精度数，双单精度 操作各需要50位，highLZA对应到高部分单精度数，lowLZA对应到低部 分单精度数，都放置在对应部分的高位，低位补0即可；

所述57位复用加法器和取反加法器，用于对所述57位3:2复用压缩 树的结果进行全加操作，其分解成为2个双加器及2个取反双加器；其对 于双精度操作而言，由2个双加器得到57位加法的结果，由2个取反双 加器得到57位取反相加的结果；其对于双单精度操作而言，由第1个双 加器得到高部分单精度加法结果，由第1个取反双加器得到高部分单精度 取反相加的结果，由第2个双加器得到低部分单精度加法结果，由第2个 取反双加器得到低部分单精度取反相加的结果；

所述108位复用LOD，用于计算108位复用LZA预编码得到结果的前 导1位置，其分解为1个57位的LOD和1个51位的LOD；其对于双精度 操作而言，由两者共同得到108位结果预编码的前导1位置；其对于双单 精度操作，57位LOD给出高部分单精度的前导1位置，51位LOD给出低 部分单精度的前导1位置；

所述108位复用规格化移位器，用于对乘加结果进行规格化移位，其 分解为1个57位的规格化移位器和1个51位的规格化移位器；其对于双精度 操作，两者共同完成108位宽的规格化移位；其对于双单精度操作，由57 位规格化移位器完成高部分单精度的移位，由51位规格化移位器完成低部 分单精度的移位；

所述106位复用对齐移位器，用于根据指数差d对A×B或者C进行 对齐移位，其分解为1个55位的对齐移位器和1个51位的对齐移位器； 其对于双精度操作，由两者共同完成106位数据的对齐移位；其对于双单 精度操作，由55位对齐移位器完成高部分单精度的移位，由所述51位对 齐移位器完成低部分单精度的移位；

所述107位复用半加器，用于对移位取反后的数和不需进行移位的数 据进行半加；其对于双精度操作，全部位宽用于处理107位数据；其对于 双单精度数，用于处理两个49位数，中间空9位0。