[发明专利]用于测试部分地组装的多管芯器件的方法、集成电路管芯和多管芯器件

说明书

技术领域

本发明涉及一种用于测试部分地组装的多管芯器件(如部分地组装的系统级封装(SiP))的方法。

本发明还涉及一种用在这种方法中的集成电路(IC)管芯。

本发明还涉及一种包括至少一个这种IC管芯的多管芯器件。

背景技术

由于半导体市场和技术的日益演进，新的半导体产品定期出现在市场中。这种得到商业关注的产品示例是所谓的系统级封装(SiP)，其中，多个分离的半导体管芯(如集成电路(IC))安装在(无源)衬底上，并被装入单个封装中。因此，与例如印制电路板(PCB)(其中，容易识别和访问PCB上的各个不同管芯)不同，获得了具有单个器件的外观和感觉的器件。

典型地，任何半导体产品在投放到市场之前都需要经过测试。存在多种标准化测试方案；例如，IEEE 1149.1标准(还称作边界扫描测试(BST)或JTAG测试)便于对PCB上的分离IC的互连进行测试，如最初预期的那样。此外，IEEE 1149.1现在还用于对处于隔离中的IC的互连进行测试，并使用IEEE 1149.1边界扫描链将测试数据馈入IC的内部逻辑中。

根据BST，在测试访问端口(TAP)控制器的控制下，利用测试访问端口(TAP)来扩展IC。TAP包括多个移位寄存器，例如外部测试或边界扫描寄存器、旁路寄存器和指令寄存器，耦合在测试数据输入(TDI)和测试数据输出(TDO)之间，其中，TAP控制器负责响应于经由TDI加载至指令寄存器中的指令，选择适当的寄存器。可选地，TAP控制器还响应于测试重置(TRST)信号，以确保在开始对IC进行测试时，测试装置处于明确定义的状态。

为了服从BST标准，针对IC内的测试装置，必须遵守多个设计规则。例如，JTAG器件可以具有仅单个TAP，并必须具有由单个单元(即，数据存储元件，如闩锁器(latch)或双稳态多谐振荡器(flipflop))长度构成的旁路寄存器。此外，如果在TAP中存在可选的标识寄存器，那么该寄存器应当具有32个单元的固定长度。这些设计规则使存在多于一个IC的器件(如SiP)变得复杂。在SiP中，存在多个不同的IC管芯，典型地，在将集合体隐藏在单个封装中之前，将这些不同的IC管芯安装在无源衬底上。由于每个IC管芯可以来自不同源，因此每个管芯可以具有其自身独立的测试装置。这些测试装置可以服从基于个体的JTAG约束，但在合作中，测试装置的集合体很可能违背上述JTAG服从规则，这是由于SiP被视为单个JTAG器件。例如，经过各个测试装置的测试路径通往具有多于单个单元的聚集旁路寄存器长度的大量TAP，从而违背了单个JTAG器件的BST服从规则。

PCT专利申请WO2007/010493公开了一种可服从BST标准而测试的多管芯装置，例如SiP。该装置提供了从模块TDI管脚至管芯菊花链中的管芯的TAP的附加测试数据输入的旁路。这种测试装置便于通过提供SiP模块TDI管脚与这种附加测试输入之间的直接连接来对SiP进行JTAG服从测试，从而便于设旁路绕过SiP的在前管芯和关联的测试装置。该装置集中于对完成的模块器件(如SiP)进行测试以评估该器件是否在预定义参数内工作。

还需要在模块器件(如SiP)制造的中间阶段对该模块器件进行测试。这是由于典型地，SiP制造工艺的成品率低于单管芯制造工艺(如SoC制造)的成品率，并且，一旦将SiP的多个管芯集成在单个封装中，就难以对SiP进行修复以纠正在测试期间检测到的缺陷。因此，如果在模块器件(如SiP)制造完成之后对该模块器件进行测试，则有缺陷的器件通常被丢弃，这对已知的良好器件的价格有不利影响，这是由于制造工艺的相对较低的成品率抬高了通过测试阶段的器件的价格。不幸的是，WO2007/010493中公开的测试装置不便于对部分地组装的SiP进行测试。

PCT专利申请WO 2007/010480公开了一种SiP，该SiP具有用于在每个管芯已安装在系统级封装的衬底上之后对该管芯进行测试的无线测试控制器。在下一管芯安装在衬底上之前，可以修复或替换有缺陷的管芯。这样，可以在系统级封装的制造的中间阶段期间对系统级封装进行测试，从而确保在将管芯密封在单个封装中之前，所有管芯都正确工作。尽管该装置显著地提高了SiP制造工艺的成品率，但是其有以下缺陷：由于仅器件级的测试控制器可用，使得完成的器件具有有限的测试灵活性。

发明内容

本发明的目的是提供一种用于在多管芯封装(如SiP)的中间制造阶段期间对该多管芯封装进行测试的方法，该方法提高了完成的封装的测试灵活性。