[发明专利]后绕线布局的光刻热点的更正方法及系统

说明书

技术领域

本发明是关于后绕线(routing)布局(layout)的光刻热点的更正方法及系统，特别是关于藉以模拟光刻热点所在局部区域的光学强度而改善光刻热点的方法及其系统。

背景技术

集成电路(IC)的制造技术不断进步使得IC芯片的最小尺寸也一直下降。然于此缩小芯片尺寸趋势的物理设计(physical design)中，更需要考虑制造能力(manufacturability)所造成合格率和可靠度的影响。尤其是当纳米级先进制程导入，许多合格率和可靠度的问题可归因于某些布局图型所造成，或可称的为制程热点(process-hotspots)或热点。又这些图型很容受到制程条件的影响，例如：应力及光刻制程的变动，而产生布局中的各种缺陷(开路或短路)。因此需要能够识别这些图型，甚至将这些图案修正为有助合格率提升的图案。

近来造成合格率不易提升的主要原因为光刻制程中热点数量的大幅增加，其是当技术节点(technology nodes)缩小至65nm以下，因布局设计的复杂性增加而产生的问题。虽然可以于分辨率加强技术(resolution enhancementtechnology)及光学近似校正(Optical Proximity Correction；OPC)阶段处理这些光刻热点(lithography hotspots)的问题，并修改光刻热点处的线路设计而有所改善。但在此阶段需要大量的计算机计算，而且线路设计的可变动幅度明显不足，亦即光刻热点并无法藉由光学近似校正而完全消除。若能于设计流程中更早的阶段考虑光刻热点的存在，则更有助于提升整体设计的效率，及确保热点问题的解决。

一般而言，目前的布局设计者会使用晶圆制造厂提供的设计标准去找出光刻热点的存在，例如：光刻规则检查(lithography rule check)，并且可以修正光刻热点处的线路设计以符合该标准的要求。然而，这种单纯依照标准检测及修正热点的方法，很容易产生热点的错误检测。该错误检测的问题随着设计标准的数量增加而日益严重，尤其是当IC设计是采65nm以下的制程时，此问题更是严重。

如前述传统更正线路布局中光刻热点的方法多在光学近似校正阶段后，但因为需要花费许多时间才能完成光学近似校正的制程条件(recipe)的调整，且线路可以修正的弹性不大。故能提前于其它更早的阶段时，例如：绕线阶段，一并考虑光学光刻的效应，则可以改善传统方法所遭遇的困难。

目前有一种基于图型匹配(pattern-matching based)的方法，其是在绕线阶段后为解决线路布局中光刻热点存在的更正方法。由于此方法是采图型匹配，故需要建立很多图型数据库。但实际上根本无法穷尽所有可能造成光刻热点的图型，因此只能针对有限能识别的光刻热点进行修正，其结果为真正存在热点的被修正比例太低。再者，这种图型数据库不但占用大量的储存空间，而且需要针对各种不同的图型验证及实验，故会耗费许多时间。显然这种检测并修正热点的技术类似以人工方式进行修正，其所使用有限又未考虑设计标准的更正指导信息(correction guidance information)会经历多次错误及更正(trial and error)才能有稍佳的结果。事实上，这种技术并无法达成快速及高比例的热点有效更正结果，亦即，电路设计者实在难以于有限的时间内成功执行这一高度人力需求的方法。

因此，电子设计自动化(Electronic Design Automation)业界需要一种自动且有效率的光刻热点更正方法，为能解决目前电路设计所遭遇的问题。

发明内容

本发明的目的是于绕线后的布局中将已发现的光刻热点消除，从而提升IC设计的合格率、可靠性及电子设计自动化的执行效率。

根据一实施例的后绕线布局的光刻热点的更正方法，包含步骤如下：接受一芯片的后绕线布局的光刻检查得到若干个热点的数据；针对该若干热点中每一个所在的局部区域内选取可改变几何尺寸或位置的至少一个二维图案，并定义该几何尺寸或位置的改变方式为若干个变化模式；根据该若干变化模式中每一个于允许范围内的改变量，依序自一组空间图像强度的光学仿真模型单元选取若干个模型单元以合成而得对应的空间图像强度；依照该空间图像强度的前述若干个计算值以决定该若干变化模式中每一个对应该热点的最佳变化量；就该若干热点中每一个所在该局部区域的该二维图案分别取得一组最佳的变化模式及其最佳变化量。

本实施例另包含就该若干热点中每一个所在的局部区域执行该二维图案对应该组最佳的变化模式及其最佳变化量的步骤。