[发明专利]同步控制设备、信息处理设备以及同步管理方法

说明书

相关申请的交叉引用

本申请基于2008年10月3日向日本专利局提交的在先日本专利申请 No.2008-258728并要求其优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种同步控制设备、信息处理设备以及同步管理方法。

背景技术

在当前的大规模和关键任务的服务器系统中，通过使硬件配置冗余而 使得整个系统不会由于硬件故障等停止是已知的。因此，对于中央处理单 元(Central Processing Unit，CPU)，也开发了冗余CPU技术，其中具有 相同配置的多个CPU被预先嵌入到系统中。总有两个CPU同时实施相同 的处理，来自可选的CPU的处理结果被输出到外部。在任意一个CPU出 错的情况下，将出错的CPU与系统隔离，而剩余的一个正常CPU继续处 理，并将来自正常CPU的处理结果输出到外部。

自然地，可能存在以下情况：不是由于硬件故障而只是由于软件错误， 通过一个CPU执行的处理被延迟或挂起，由此造成多个CPU之间的同步 延迟。在此情况下，可能出现以下情况：可以根据错误的程度，通过立即 停止其中发生异常的CPU并在发生异常的CPU中再现(初始化)正常 CPU的内部信息，来恢复两个CPU彼此同步的状态(即冗余配置)。

因此，需要一种同步控制设备，其监视两个CPU之间是否存在同步 延迟，且在发生同步延迟的情况下执行和重试再同步处理，所述再同步处 理通过对发生故障的CPU进行复位和初始化来再同步该发生故障的 CPU。

[专利文件1]日本专利申请公开No.2006-302289

[专利文件2]日本专利申请公开No.2005-285119

发明内容

根据本发明的一个方面，提供一种同步控制设备，包括：计数器，进 行计数和输出得到的计数信息；超时时间保存装置，保存预定超时时间和 输出所述超时时间；比较器，比较从所述计数器输出的计数信息和从所述 超时时间保存装置输出的超时时间；同步控制器，通过比较第一处理器的 输出和第二处理器的输出来监视第一处理器和第二处理器之间的同步，以 及当检测到第一处理器的输出和第二处理器的输出失匹配时开始计数；其 中所述比较器检测到计数信息和超时时间匹配，所述比较器停止其中发生 同步延迟的第一处理器或第二处理器。

本发明的上述实施方案意在作为示例，本发明的全部实施方案不限于 包括以上描述的特征的方案。

一种能够连接到第一处理器和第二处理器的同步控制设备，包括：计 数器，进行计数和输出得到的计数信息；超时时间保存装置，保存预定的 超时时间和输出所述超时时间；比较器，比较从所述计数器输出的计数信 息和从所述超时时间保存装置输出的超时时间；以及同步控制器，通过比 较所述第一处理器的输出和所述第二处理器的输出来监视所述第一处理 器和所述第二处理器之间的同步，和当检测到所述第一处理器的输出和所 述第二处理器的输出不匹配时开始计数；其中，在所述比较器检测到所述 计数信息和所述超时时间匹配的情况下，所述同步控制器在所述第一处理 器和所述第二处理器之间选择性地停止发生了同步延迟的处理器，之后仅 仅复位其中未发生同步延迟的处理器。

一种信息处理设备，具有第一处理器、第二处理器和连接到所述第一 处理器和所述第二处理器的同步控制设备，所述同步控制设备包括：计数 器，进行计数和输出得到的计数信息；超时时间保存装置，保存预定的超 时时间和输出所述超时时间；比较器，比较从所述计数器输出的计数信息 和从所述超时时间保存装置输出的超时时间；以及同步控制器，通过比较 所述第一处理器的输出和所述第二处理器的输出来监视所述第一处理器 和所述第二处理器之间的同步，和当检测到所述第一处理器的输出和所述 第二处理器的输出不匹配时开始计数；其中，在所述比较器检测到所述计 数信息和所述超时时间匹配的情况下，所述同步控制器在所述第一处理器 和所述第二处理器之间选择性地停止发生了同步延迟的处理器，之后仅仅 复位其中未发生同步延迟的处理器。