[发明专利]用于可编程逻辑器件的大型乘法器

权利要求书

1.为了用于含有多个专用处理模块的可编程逻辑器件中，每个所述专用处理模块含有排列于四-乘法器单元中的至少四个n×n乘法器，执行3n×3n乘法运算的方法，所述方法包括：

在所述四-乘法器单元中的第一个中利用四个所述n×n乘法器执行2n×2n乘法运算；

在所述四-乘法器单元中的第二个中利用一个所述n×n乘法器执行n×n乘法运算；

在所述四-乘法器单元中的第三个中执行第一和第二2n×n乘法运算，对每个所述2n×n乘法运算使用两个所述n×n乘法器；

对每个所述2n×n乘法运算的第二部分积进行移位以使它与每个所述2n×n乘法运算的第一部分积对齐，以便在所述第三四-乘法器单元中进行求和；以及

对来自所述第一、第二和第三四-乘法器单元的所述乘法运算的结果求和。

2.根据权利要求1所述的方法，其中所述求和包含在所述可编程逻辑器件的通用可编程逻辑电路中对所述结果进行求和。

3.根据权利要求2所述的方法，其中：

所述执行第一和第二2n×n乘法运算包括，对于每个相应的所述第一和第二2n×n乘法运算之一：

利用所述第三四-乘法器单元中的一个所述乘法器执行相应

最高有效位的乘法运算来形成相应的最高有效位部分积，以及

利用所述第三四-乘法器单元中的另一个所述乘法器执行相

应最低有效位的乘法运算来形成相应的最低有效位部分积；

所述移位包含将每个相应的最高有效位部分积左移而不对任何相应的最低有效位部分积进行移位；以及

所述第三四-乘法器单元中的所述求和不包括进一步对部分积进行移位。

4.根据权利要求3所述的方法，进一步包含选择控制信号来执行所述移位和未进一步移位情况下的所述求和。

5.根据权利要求1所述的方法，其中每个所述专用处理模块包含两个所述四-乘法器单元。

6.根据权利要求5所述的方法，其中所述求和包含基本在一个所述专用处理模块中执行所述求和。

7.根据权利要求6所述的方法，其中：

所述2n×2n乘法运算以及所述第一和第二2n×n乘法运算在包含所述第一和第三四-乘法器单元的所述的一个专用处理模块中执行；

所述执行所述2n×2n乘法运算以及第一和第二2n×n乘法运算包括，对于每个相应的所述2n×2n乘法运算以及第一和第二2n×n乘法运算之一：

利用所述四-乘法器单元中的一个所述乘法器执行相应最高有效位的乘法运算来形成相应的最高有效位部分积，以及

利用所述四-乘法器单元中的另一个所述乘法器执行相应最低有效位的乘法运算来形成相应的最低有效位部分积；以及

所述移位包含对所述2n×n乘法运算的每个相应的最高有效位部分积左移而不对所述2n×n乘法运算的任何相应的最低有效位部分积进行移位；所述方法进一步包括：

对所述2n×2n乘法运算的每个相应的最高有效位部分积左移而不对所述2n×2n乘法运算的任何相应的最低有效位部分积进行移位；

对每对相应的最高有效部分积和最低有效位部分积求和以生成所述2n×2n部分积的最高有效位和数和最低有效位和数；

对每对相应的最高有效部分积和最低有效位部分积求和以生成所述2n×n部分积的最高有效位和数和最低有效位和数；

左移所述2n×2n部分积的最高有效位和数；

右移所述2n×n部分积的每一个所述和数；

左移所述n×n乘法运算的输出并且将所述经左移的输出输入到包含所述第一和第三四-乘法器单元的所述专用处理模块中的所述一个中；以及

对所述2n×2n部分积的所述经左移的最高有效位和数、所述2n×n部分积的所述经右移的和数、所述n×n乘法运算的所述经左移的输出，以及所述2n×2n部分积的所述最低有效位和数求和。